rev. e
AD9432
–10–
应用 注释
theory 的 运作
这 ad9432 是 一个 multibit pipeline 转换器 那 使用 一个 切换
电容 architecture. 优化 为 高 速, 这个 转换器
提供 flat 动态 效能 向上 至 发生率 near nyquist.
dnl transitional errors 是 校准 在 最终 测试 至 一个典型
精度 的 0.25 lsb 或者 较少.
使用 这 ad9432
相似物 输入
这 相似物 输入 至 这 ad9432 是 一个 差别的 缓存区. 这输入
缓存区 是 自-片面的 用 一个 在-碎片电阻 分隔物 那 sets 这
直流 一般模式 电压 至 一个 名义上的 3 v (看 相等的
电路 部分). 评估 效能 是 达到 用 驱动 这
输入 differentially. 最小 输入 补偿 电压 是 得到 当
驱动 从 一个 源 和 一个 低 差别的 源 阻抗
此类 作 一个 变压器 在 交流 产品. 电容的 连接 在 这
输入 将 增加 这 输入 补偿 电压 用 作 更 作
±
25 mv.
驱动 这 模数转换器 单独的-endedly 将 降级 效能.
为 最好的 动态 效能, 阻抗 在 ain 和
AIN
应当 相一致.
特定的 小心 是 带去 在 这 设计 的 这 相似物 输入 部分
的 这 ad9432 至 阻止 损坏 和 corruption 的 数据 当
这 输入 是 过载. 这 名义上的 输入 范围 是 2 v p-p.
各自 相似物 输入 将 是 1 v p-p 当 驱动 differentially.
2.5
3.5
4.0
2.0
3.0
AIN
AIN
图示 7. 全部-规模 相似物 输入 范围
encode 输入
任何 高 速 一个/d 转换器 是 极其 敏感的 至 这 qual-
ity 的 这 抽样 时钟 提供 用 这 用户. 一个 追踪/支撑
电路 是 essentially 一个 mixer, 和 任何 噪音, 扭曲量, 或者 定时
jitter 在 这 时钟 将 是 联合的 和 这 desired 信号 在 这
一个/d 输出. 为 那 reason, considerable 小心 有 被 带去
在 这 设计 的 这 encode 输入 的 这 ad9432, 和 这
用户 是 advised 至 给 commensurate 想法 至 这 时钟源.
这 encode 输入 支持 也 差别的 或者 单独的-结束
和 是 全部地 ttl/cmos 兼容.
便条 那 这 encode 输入 不能 是 驱动 直接地 从
pecl 水平的 信号 (v
IHD
是 3.5 v 最大值). pecl 水平的 信号 能
容易地 是 accommodated 用 交流 连接 作 显示 在 图示 8.
好的 效能 是 得到 使用 一个 mc10el16 在 这
电路 至 驱动 这 encode 输入.
地
510
510
0.1
F
0.1
F
PECL
门
ENCODE
ENCODE
AD9432
图示 8. 交流 连接 至 encode 输入
encode 电压 水平的 定义
这 电压 水平的 定义 为 驱动 encode 和
ENCODE
在 单独的-结束 和 差别的 模式 是 显示 在 图示 9.
encode 输入
差别的 信号 振幅 (v
ID
) . . . . . . . . . . . 500 mv 最小值
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 750 mv nom
高 差别的 输入 电压 (v
IHD
) . . . . . . . . . . 3.5 v 最大值
低 差别的 输入 电压 (v
ILD
) . . . . . . . . . . . . . 0 v 最小值
一般模式 输入 (v
ICM
) . . . . . . . 1.25 v 最小值, 1.6 v nom
高 单独的-结束 电压 (v
IHS
) . . . . . 2 v 最小值 至 3.5 v 最大值
低 单独的-结束 电压 (v
ILS
) . . . . . 0 v 最小值 至 0.8 v 最大值
ENCODE
ENCODE
ENCODE
0.1
F
V
ID
V
IHD
V
ILD
V
ICM
V
IHS
V
ILS
图示 9. 差别的 和 单独的-结束 输入 水平
常常, 这 cleanest 时钟 源 是 一个 结晶 振荡器 producing
一个 pure sine 波. 在 这个 配置, 或者 和 任何 roughly
对称的 时钟 输入, 这 输入 能 是 交流-结合 和 片面的
至 一个 涉及 电压 那 也 提供 这 encode. 这个
确保 那 这 涉及 电压 是 集中 在 这 encode 信号.
数字的 输出
这 数字的 输出 是 3.3 v (2.7 v 至 3.6 v) ttl/cmos-
兼容 为 更小的 电源 消耗量. 这 输出 数据
format 是 二’s complement, illustrated 在 表格 i.这 输出 的
范围 (或者) 输出 (逻辑 低 为 正常的 运作) will 是
高 在 任何 时钟 循环 当 这 模数转换器 输出 数据 (dx)
reach 积极的 或者 负的 全部 规模 (–2048 或者 +2047). 这 或者
是 内部 发生 各自 时钟 循环, 有 这 一样 pipe-
线条 latency 和 传播 延迟 作 这 模数转换器 输出 数据, 和
将 仍然是 高 直到 这 输出 数据 反映 一个 在-范围
情况. 这 模数转换器 输出 位 (dx) 将 不 滚动 在, 和
将 因此 仍然是 在 积极的 或者 负的 全部 规模 (+2048 或者
–2047) 当 这 或者 输出 是 高.
: 点此下载
