13
64mb: x32 sdram micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
64msdramx32_5.p65 – rev. b; pub. 6/02 ©2002, micron 技术, 公司
64mb: x32
SDRAM
在之上 completion 的 一个 burst, 假设 非 其它 com-
mands 有 被 initiated, 这 dqs 将 go 高-z. 一个
全部-页 burst 将 continue 直到 terminated. (在 这
终止 的 这 页, 它 将 wrap 至 column 0 和 continue.)
数据 从 任何 读 burst 将 是 truncated 和 一个
subsequent 读 command, 和 数据 从 一个 fixed-
长度 读 burst 将 是 立即 followed 用
数据 从 一个 读 command. 在 也 情况, 一个 continu-
ous 流动 的 数据 能 是 maintained. 这 第一 数据 ele-
ment 从 这 新 burst 跟随 也 这 last ele-
ment 的 一个 完成 burst 或者 这 last desired 数据 ele-
ment 的 一个 变长 burst 那 是 正在 truncated. 这 新
读 command 应当 是 issued
x
循环 在之前 这
时钟 边缘 在 这个 这 last desired 数据 元素 是
有效的, 在哪里
x
相等 这 cas latency minus 一个. 这个
是 显示 在 图示 7 为 cas latencies 的 一个, 二 和
读
读 bursts 是 initiated 和 一个 读 command,
作 显示 在 图示 5.
这 开始 column 和 bank 地址 是 pro-
vided 和 这 读 command, 和 自动 precharge 是
也 使能 或者 无能 为 那 burst 进入. 如果 自动
precharge 是 使能, 这 行 正在 accessed 是
precharged 在 这 completion 的 这 burst. 为 这 ge-
neric 读 commands 使用 在 这 下列的 illustra-
tions, 自动 precharge 是 无能.
在 读 bursts, 这 有效的 数据-输出 元素
从 这 开始 column 地址 将 是 有 fol-
lowing 这 cas latency 之后 这 读 command. 各自
subsequent 数据-输出 元素 将 是 有效的 用 这 next
积极的 时钟 边缘. 图示 6 显示 一般 定时 为
各自 可能 cas latency 设置.
图示 5
读 command
图示 6
cas latency
CLK
DQ
T2T1 T3T0
cas latency = 3
LZ
D
输出
t
OH
t
COMMAND
NOP读
t
交流
NOP
T4
NOP
don’t 小心
未阐明的
CLK
DQ
T2T1T0
cas latency = 1
LZ
D
输出
t
OH
t
COMMAND
NOP读
t
交流
CLK
DQ
T2T1 T3T0
cas latency = 2
LZ
D
输出
t
OH
t
COMMAND
NOP读
t
交流
NOP
CS#
WE#
CAS#
RAS#
CKE
CLK
COLUMN
地址
A0–A7
A10
ba0, 1
高
使能 自动 precharge
使不能运转 自动 precharge
BANK
地址
a8, a9
: 点此下载
