2
4 meg x 16 fpm dram micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
d28_2.p65 – rev. 5/00 ©2000, micron 技术, 公司
4 meg x 16
fpm dram
函数的 块 图解
mt4lc4m16f5 (12 行 地址)
a0-
A11
RAS#
12
12
10
REFRESH
控制
非. 1 时钟
发生器
V
DD
V
SS
12
10
column-
地址
缓存区(10)
行-
地址
缓存区 (12)
4,096
1,024
COLUMN
解码器
16
REFRESH
计数器
行 选择
行
解码器
4,096 x 1,024 x 16
记忆
排列
COMPLEMENT
选择
1,024 x 16
4,096 x 16
非. 2 时钟
发生器
WE#
OE#
dq0-
DQ15
16
16
数据-输出
缓存区
CASL#
CAS#
CASH#
数据-在 缓存区
16
sense 放大器
i/o gating
快 页 模式 进入
各自 location 在 这 dram 是 uniquely addressable,
作 提到 在 这 一般 描述. 使用 的 两个都
cas# 信号 结果 在 一个 文字 进入 通过 这 16 i/o 管脚
(dq0-dq15). 使用 的 仅有的 一个 的 这 二 结果 在 一个
字节 进入 循环. casl# transitioning 低 选择 一个
进入 循环 为 这 更小的 字节 (dq0-dq7), 和 cash#
transitioning 低 选择 一个 进入 循环 为 这 upper
字节 (dq8-dq15). 一般 字节 和 文字 进入 定时
是 显示 在 计算数量 1 和 2.
additionally, 两个都 字节 必须 总是 是 的 这 一样
模式 的 运作 如果 两个都 字节 是 起作用的. 一个 cas#
precharge 必须 是 satisfied 较早的 至 changing 模式 的
运作 在 这 upper 和 更小的 字节. 为
例子, 一个 early 写 在 一个 字节 和 一个 late
写 在 这 其它 字节 是 不 允许 在 这
一样 循环. 不管怎样, 一个 early 写 在 一个 字节 和
一个 late 写 在 这 其它 字节, 之后 一个 cas# precharge
有 被 satisfied, 是 容许的.
这 we# 信号 必须 是 使活动 至 execute 一个
写 运作; 否则 一个 读 运作 将 是
执行. 这 oe# 信号 必须 是 使活动 至 使能
这 dq 输出 驱动器 为 一个 读 进入 和 能 是
deactivated 至 使不能运转 输出 数据 如果 需要.
快-页-模式 行动 是 总是 initiated
和 一个 行 地址 strobed 在 用 这 ras# 信号,
followed 用 一个 column 地址 strobed 在 用 cas#, just
像 为 单独的 location accesses. 不管怎样, subsequent
column locations 在里面 这 行 将 然后 是 accessed
在 这 页 模式 循环 时间. 这个 是 accomplished 用
cycling cas# 当 支持 ras# 低 和 进去
新 column 地址 和 各自 cas# 循环. returning
ras# 高 terminates 这 快-页-模式
运作.
: 点此下载
