11
ltc694-3.3/ltc695-3.3
U
S
一个
O
PP
L
IC
在
I
WU
U
I 为 ATIO
3.3v
2.4v
0.1
µ
F
10
µ
F
V
BATT
V
CC
ltc695-3.3
V
输出
地
694/5-3.3 f06
V
CC
重置
ce 在
ce 输出
重置
0.1
µ
F
至
µ
P
从 解码器
CS
30ns 传播 延迟
62512
内存
地
+
图示 9. monitoring
管制
直流 供应 和 这
ltc694-3.3/ltc695-3.3’s 电源-失败 比较器
10
µ
F
694/5-3.3 f09
0.1
µ
F
至
µ
P
V
在
≥
6.5v
10
µ
F
R3
2.7m
3.3v
R1
27k
R2
16k
R5
5k
V
CC
地
PFO
PFI
ltc694-3.3
ltc695-3.3
R4
10k
V
在
V
输出
lt1129-3.3
SHDN
输出 sense
ADJ
+ +
图示 6. 一个 典型 nonvolatile cmos 内存 应用
图示 7. 写 保护 为 内存 和 ltc694-3.3
3.3v
2.4v
0.1
µ
F
10
µ
F
V
BATT
V
CC
V
输出
地
694/5-3.3 f07
V
CC
重置
0.1
µ
F
CS
62128
内存
CS1
CS2
地
ltc694-3.3
+
100
µ
F
694/5-3.3 f08
V
CC
0.1
µ
F
10
µ
F
至
µ
P
PFO
地
V
在
≥
5V
R4
10k
PFI
ltc694-3.3
ltc695-3.3
R1
51k
R2
16k
R3
200k
3.3v
V
在
V
输出
lt1129-3.3
SHDN
输出 sense
ADJ
+ +
图示 8. monitoring
无秩序的
直流 供应 和 这
ltc694-3.3/ltc695-3.3’s 电源-失败 比较器
comparing 这 电源 失败 输入 (pfi) 和 一个 内部的
1.3v 涉及.
pfo 变得 低 当 这 电压 在 这 pfi 管脚 是 较少 比
1.3v. 典型地 pfi 是 驱动 用 一个 外部 电压 分隔物
(r1 和 r2 在 计算数量 8 和 9) 这个 senses 也 一个
无秩序的 直流 输入 或者 一个 管制 3.3v 输出. 这
电压 分隔物 比率 能 是 选择 此类 那 这 电压
在 这 pfi 管脚 falls 在下 1.3v 一些 milliseconds 在之前
这 3.3v 供应 falls 在下 这 最大 重置 电压
门槛 3.0v. pfo 是 正常情况下 使用 至 中断 这
微处理器 至 execute 关闭 程序 在
pfo 和 重置 或者 重置.
这 电源-失败 比较器, c3, 做 不 有 hysteresis.
hysteresis 能 是 增加 不管怎样, 用 连接 一个 resis-
tor 在 这 pfo 输出 和 这 同相 pfi 输入
管脚 作 显示 在 计算数量 8 和 9. 这 upper 和 更小的 trip
点 在 这 比较器 是 established 作 跟随:
当 pfo 输出 是 低, r3 sinks 电流 从 这
summing 接合面 在 这 pfi 管脚.
V =1.3v 1+
R1
R2
R1
R3
H
+
当 pfo 输出 是 高, 这 序列 结合体 的 r3 和
r4 源 电流 在 这 pfi summing 接合面.
V 1.3v 1
R1
R2
–
(3.3V – 1.3v)R1
1.3v(R3 r4)
L
=+
+
假设 r4 r3,v 3 V
R1
R3
HYSTERESIS
<< =
.3
例子 1:
这 电路 在 图示 8 demonstrates 这 使用 的
这 电源-失败 比较器 至 监控 这 无秩序的
电源 供应 输入. 假设 这 这 比率 的 decay 的 这
供应 输入 v
在
是 100mv/ms 和 这 总的 时间 至 execute
一个 关闭 程序 是 8ms. 也 这 噪音 的 v
在
是
200mv. 和 这些 assumptions 在 mind, 我们 能 reason-
ably 设置 v
L
= 5v 这个 是 1.6v 更好 比 这 总 的
最大 重置 电压 门槛 和 这 落后 电压
的 这 lt1129-3.3 (3v + 0.4v) 和 v
HYSTERESIS
= 850mv.
: 点此下载
