10
ltc690/ltc691
ltc694/ltc695
U
S
一个
O
PP
L
IC
在
I
WU
U
I 为 ATIO
图示 5. 定时 图解 为 ce 在 和 ce 输出
如果 电池 连接 是 制造 通过 长 线, 一个 10
Ω
至 100
Ω
序列 电阻 和 一个 0.1
µ
f 电容 是 recom-
mended 至 阻止 任何 越过 在之外 v
CC
预定的 至 这
含铅的 电感 (图示 4).
输出 是 一个 alternative 信号 至 驱动 这 ce, cs, 或者 写
输入 的 电池-backed 向上 cmos 内存. ce 输出 能 也
是 使用 至 驱动 这 store 或者 写 输入 的 一个 可擦可编程只读存储器,
earom 或者 novram 至 达到 类似的 保护. 图示
5 显示 这 定时 图解 的 ce 在 和 ce 输出.
ce 在 能 是 获得 从 这 微处理器’s 地址
解码器 输出. 图示 6 显示 一个 典型 nonvolatile
cmos 内存 应用.
记忆 保护 能 也 是 达到 和 这 ltc690
和 ltc694 用 使用 重置 作 显示 在 图示 7.
4.3m
0.1
µ
F
V
BATT
LTC690
LTC691
LTC694
LTC695
地
690 f04
10
Ω
图示 4. 10
Ω
/0.1
µ
f 结合体 排除 inductive
越过 和 阻止 spurious resets 在 电池
替换
记忆 保护
这 ltc691 和 ltc695 包含 记忆 保护
电路系统 那 确保 这 integrity 的 这 数据 在 记忆
用 阻止 写 行动 当 v
CC
是 在 invalid 水平的.
二 额外的 管脚, ce 在 和 ce 输出, 控制 这 碎片
使能 或者 写 输入 的 cmos 内存. 当 v
CC
是 5v, ce
输出 跟随 ce 在 和 一个 典型 传播 延迟 的
20ns. 当 v
CC
falls 在下 这 重置 电压 门槛 或者
V
BATT
, ce 输出 是 强迫 高, 独立 的 ce 在. ce
表格 1 显示 这 状态 的 各自 管脚 在 电池 后面的-向上.
当 这 电池 switchover 部分 是 不 使用, 连接
V
BATT
至 地 和 v
输出
至 v
CC
.
信号 状态
V
CC
c2 monitors v
CC
为 起作用的 switchover.
V
输出
V
输出
是 连接 至 v
BATT
通过 一个 内部的 pmos 转变.
V
BATT
这 供应 电流 是 1
µ
一个 最大.
batt 在 逻辑 高. 这 打开-电路 输出 电压 是 equal 至 v
输出
.
PFI 电源 失败 输入 是 ignored.
PFO 逻辑 低
重置 逻辑 低
重置 逻辑 高. 这 打开-电路 输出 电压 是 equal 至 v
输出
.
低 线条 逻辑 低
WDI 看门狗 输入 是 ignored.
WDO 逻辑 高. 这 打开-电路 输出 电压 是 equal 至 v
输出
.
ce 在 碎片 使能 输入 是 ignored.
ce 输出 逻辑 高. 这 打开-电路 输出 电压 是 equal 至 v
输出
.
osc 在 osc 在 是 ignored.
osc sel osc sel 是 ignored.
表格 1. 输入 和 输出 状态 在 电池 后面的-向上 模式
V
CC
V1
ce 在
V
输出
= v
BATT
ce 输出
V
输出
= v
BATT
V2
v1 = 重置 电压 门槛
v2 = 重置 电压 门槛 +
重置 门槛 hysteresis
690 f05
: 点此下载
