LTC6915
9
6915f
安排好 时间 vs 增益
内部的 时钟 频率 vs
供应 电压
增益 (v/v)
1
安排好 时间 (ms)
35
30
25
20
15
10
5
0
10 100 1000 10000
6915 g25
V
S
= 5v
dV
输出
= 1v
0.1% 精度
T
一个
= 25
°
C
供应 电压 (v)
2.5
时钟 频率 (khz)
10.5
6915 g26
4.5
6.5
8.5
3.40
3.35
3.30
3.25
3.20
3.15
3.10
T
一个
= –55
°
C
T
一个
= 85
°
C
T
一个
= 125
°
C
T
一个
= 25
°
C
典型 perfor 一个 ce characTERISTICS
UW
UU
U
pi fu ctio s
在
–
(管脚 1/管脚 2):
反相的 相似物 输入.
shdn (管脚 1 gn 包装 仅有的):
关闭 管脚. 这 ic 是
shut 向下 当 shdn 是 系 至 v
+
. 一个 内部的 电流
源 pulls 这个 管脚 至 v
–
当 floating.
在
+
(管脚 2/管脚 3):
同相 相似物 输入.
V
–
(管脚 3/管脚 4):
负的 供应.
cs(d0) (管脚 4/管脚 6):
ttl 水平的 输入. 当 在 串行
控制 模式, 这个 管脚 是 这 碎片 选择 输入 (起作用的 低);
在 并行的 控制 模式, 这个 管脚 是 这 lsb 的 这 并行的
增益 控制 代号.
D
在
(d1) (管脚 5/管脚 7):
ttl 水平的 输入. 当 在 串行
控制 模式, 这个 管脚 是 这 串行 输入 数据; 在 并行的
模式, 这个 管脚 是 这 第二 lsb 的 这 并行的 增益
控制 代号.
支撑_thru (管脚 5 gn 包装 仅有的):
ttl 水平的 输入
为 并行的 控制 模式. 当 支撑_thru 是 高, 这
并行的 数据 是 latched 在 一个 内部的 d-获得.
clk(d2) (管脚 6/管脚 8):
ttl 水平的 输入. 当 在 串行
控制 模式, 这个 管脚 是 这 时钟 的 这 串行 接口; 在
并行的 模式, 这个 管脚 是 这 第三 lsb 的 这 并行的 增益
控制 代号.
D
输出
(d3) (管脚 7/管脚 9):
ttl 水平的 输入. 当 在 串行
控制 模式, 这个 管脚 是 这 输出 的 这 串行 数据; 在
并行的 模式, 这个 管脚 是 这 msb 的 这 4-位 并行的 增益
(dfn/gn 包装)
控制 代号. 在 并行的 模式 运作, 如果 这 数据 在 至
D
输出
(管脚 9) 是 从 一个 电压 源 更好 比 v
+
(管脚
12), 然后 连接 一个 电阻 在 这 电压 源
和 d
输出
至 限制 这 电流 在 管脚 9 至 5ma 或者 较少.
dgnd (管脚 8/管脚 10):
数字的 地面.
并行的_串行 (管脚 9/管脚 11):
接口 选择
输入. 当 系 至 v
+
, 这 接口 是 在 并行的 模式, i.e.,
这 pga 增益 是 定义 用 这 并行的 代号 (d3 ~ d0), i.e.,
cs(d0), 数据(d1), clk(d2), 和 d
输出
(d3). 当
并行的_串行 管脚 是 系 至 v
–
, 这 pga 增益 是 设置
用 这 串行 接口.
ref (管脚 10/管脚 13):
电压 涉及 为 pga 输出.
输出 (管脚 11/管脚 15):
放大器 输出. 这 典型 电流
sourcing/sinking 的 这 输出 管脚 是 1ma. 为 最小 增益
错误, 这 加载 阻抗 应当 是 1k 或者 更好 (谈及 至
这 输出 电压 摆动 vs 输出 电流 和 增益
错误 vs 加载 阻抗 在 这 典型 效能
特性 部分).
V
+
(管脚 12/管脚 16):
积极的 供应.
sense (管脚 14 gn 包装 仅有的):
sense 管脚. 当 这
pga 驱动 一个 低 阻抗 加载 和 这 interconnect
阻抗 在 这 输出 管脚 和 这 加载 是 不
negligible, tying 这 sense 管脚 作 关闭 作 可能 至 这
加载 能 改进 这 增益 精度.
加载 阻抗 r
L
(k)
0
额外的 增益 错误 (%)
0.1
0
–0.1
–0.2
–0.3
–0.4
8
6915 g27
2
4
6
10
一个
V
= 4096
一个
V
= 256
一个
V
= 16
额外的 增益 错误 vs 加载
阻抗
: 点此下载
