飞利浦 半导体 初步的 数据
87LPC762
低 电源, 低 价格, 低 管脚 计数 (20 管脚)
微控制器 和 2 kbyte otp
2001 oct 26
5
管脚 描述
MNEMONIC 管脚 非. 类型 名字 和 函数
p0.0–p0.7 1, 13, 14,
16–20
i/o
端口 0
: 端口 0 是 一个 8-位 i/o 端口 和 一个 用户-configurable 输出 类型. 端口 0 latches 是 配置 在
这 quasi-双向的 模式 和 有 也 ones 或者 zeros 写 至 它们 在 重置, 作 决定
用 这 prhi 位 在 这 ucfg1 配置 字节. 这 运作 的 端口 0 管脚 作 输入 和 输出
取决于 在之上 这 端口 配置 选择. 各自 端口 管脚 是 配置 independently. 谈及 至 这
部分 在 i/o 端口 配置 和 这 直流 电的 特性 为 详细信息.
这 键盘 中断 特性 运作 和 端口 0 管脚.
端口 0 也 提供 各种各样的 特定的 功能 作 描述 在下.
1 O
p0.0 CMP2
比较器 2 输出.
20 I
p0.1 CIN2B
比较器 2 积极的 输入 b.
19 I
p0.2 CIN2A
比较器 2 积极的 输入 一个.
18 I
p0.3 CIN1B
比较器 1 积极的 输入 b.
17 I
p0.4 CIN1A
比较器 1 积极的 输入 一个.
16 I
p0.5 CMPREF
比较器 涉及 (负的) 输入.
14 O
p0.6 CMP1
比较器 1 输出.
13 i/o
p0.7 T1
计时器/计数器 1 外部 计数 输入 或者 overflow 输出.
p1.0–p1.7 2–4, 8–12 i/o
端口 1
: 端口 1 是 一个 8-位 i/o 端口 和 一个 用户-configurable 输出 类型, 除了 为 三 管脚 作 指出
在下. 端口 1 latches 是 配置 在 这 quasi-双向的 模式 和 有 也 ones 或者 zeros
写 至 它们 在 重置, 作 决定 用 这 prhi 位 在 这 ucfg1 配置 字节. 这
运作 的 这 configurable 端口 1 管脚 作 输入 和 输出 取决于 在之上 这 端口 配置
选择. 各自 的 这 configurable 端口 管脚 是 编写程序 independently. 谈及 至 这 部分 在 i/o
端口 配置 和 这 直流 电的 特性 为 详细信息.
端口 1 也 提供 各种各样的 特定的 功能 作 描述 在下.
12 O
p1.0 TxD
传输者 输出 为 这 串行 端口.
11 I
p1.1 RxD
接受者 输入 为 这 串行 端口.
10 i/o
i/o
p1.2 T0
计时器/计数器 0 外部 计数 输入 或者 overflow 输出.
SCL
I
2
c 串行 时钟 输入/输出. 当 配置 作 一个 输出, p1.2 是 打开
流, 在 顺序 至 遵从 至 i
2
c 规格.
9 I
i/o
p1.3 INT0
外部 中断 0 输入.
SDA
I
2
c 串行 数据 输入/输出. 当 配置 作 一个 输出, p1.3 是 打开
流, 在 顺序 至 遵从 至 i
2
c 规格.
8 I
p1.4 INT1
外部 中断 1 输入.
4 I
p1.5 RST
外部 重置 输入 (如果 选择 通过 非易失存储器 配置). 一个 低 在 这个 管脚
resets 这 微控制器, 造成 i/o 端口 和 peripherals 至 引领 在 它们的
default states, 和 这 处理器 begins 执行 在 地址 0. 当 使用
作 一个 端口 管脚, p1.5 是 一个 施密特 触发 输入 仅有的.
p2.0–p2.1 6, 7 i/o
端口 2
: 端口 2 是 一个 2-位 i/o 端口 和 一个 用户-configurable 输出 类型. 端口 2 latches 是 配置 在 这
quasi-双向的 模式 和 有 也 ones 或者 zeros 写 至 它们 在 重置, 作 决定 用
这 prhi 位 在 这 ucfg1 配置 字节. 这 运作 的 端口 2 管脚 作 输入 和 输出
取决于 在之上 这 端口 配置 选择. 各自 端口 管脚 是 配置 independently. 谈及 至 这
部分 在 i/o 端口 配置 和 这 直流 电的 特性 为 详细信息.
端口 2 也 提供 各种各样的 特定的 功能 作 描述 在下.
7 O
p2.0 X2
输出 从 这 振荡器 放大器 (当 一个 结晶 振荡器 选项 是
选择 通过 这 非易失存储器 配置).
CLKOUT
cpu 时钟 分隔 用 6 时钟 输出 当 使能 通过 sfr 位 和 在
conjunction 和 内部的 rc 振荡器 或者 外部 时钟 输入.
6 I
p2.1 X1
输入 至 这 振荡器 电路 和 内部的 时钟 发生器 电路 (当
选择 通过 这 非易失存储器 配置).
V
SS
5 I
地面
: 0v 涉及.
V
DD
15 I
电源 供应
: 这个 是 这 电源 供应 电压 为 正常的 运作 作 好 作 空闲 和
电源 向下 模式.
: 点此下载
