c8051f310/1/2/3/4/5/6/7
8 rev. 1.6
7. Comparators
图示 7.1.comparator0 functional 块 图解 ................................................ 67
图示 7.2.comparator1 functional 块 图解 ................................................ 68
图示 7.3.比较器 hysteres是 plot ................................................................... 69
8. cip-51 微控制器
图示 8.1.cip-51 块 图解............................................................................ 77
图示 8.2.记忆 编排 .......................................................................................... 83
9. 重置 来源
图示 9.1.重置 来源...................................................................................... 103
图示 9.2.电源-在和 vdd 监控 重置 定时 .......................................... 104
10.flash 记忆
图示 10.1. flash 程序 memory 编排.............................................................. 111
11.外部 内存
12.Oscillators
图示 12.1. 振荡器图解.............................................................................. 117
图示 12.2. 32.768 khz 外部结晶 例子................................................ 122
13.端口 输入/输出
图示 13.1. 端口 i/o函数的 块 图解..................................................... 125
图示 13.2. 端口 i/o cell 块 图解 ............................................................... 126
图示 13.3. crossbarpriority 解码器 和 非 管脚 skipped ............................... 127
图示 13.4. crossbarpriority 解码器 和 结晶 管脚Skipped ........................ 128
14.SMBus
图示 14.1. smbus 块图解 ....................................................................... 141
图示 14.2. 典型 smbus 配置 ............................................................. 142
图示 14.3. smbus transaction............................................................................ 143
图示 14.4. 典型 sm总线 scl 一代......................................................... 147
图示 14.5. 典型 毫安ster 传输者 sequence................................................ 153
图示 14.6. 典型 毫安ster 接受者 sequence.................................................... 154
图示 14.7. 典型 从动装置 receiver sequence...................................................... 155
图示 14.8. 典型 从动装置 transmitter sequence.................................................. 156
15.UART0
图示 15.1. uart0 块图解 ....................................................................... 159
图示 15.2. uart0波特 比率 逻辑.................................................................... 160
图示 15.3. uart interconnect diagram .............................................................. 161
图示 15.4. 8-位 uart定时 图解............................................................... 161
图示 15.5. 9-位 uart定时 图解............................................................... 162
图示 15.6. uart multi-processor 模式 interconnect 图解 .......................... 163
16.增强 串行 附带的 接口 (spi0)
图示 16.1. spi block 图解 ............................................................................. 169
图示 16.2. 多样的-主控 模式 连接 图解....................................... 172
图示 16.3. 3-线单独的 主控 和 slave 模式 连接 diagram ............. 172
图示 16.4. 4-线单独的 主控 和 slave 模式 连接 diagram ............. 172
图示 16.5. 主控 模式 数据/时钟 定时........................................................ 174
图示 16.6. 从动装置 模式数据/时钟 定时 (ckpha = 0) .................................... 175
图示 16.7. 从动装置 模式数据/时钟 定时 (ckpha = 1) .................................... 175
: 点此下载
