4-9
容许的 输入 带宽 (便条 4) - 25 f
CLK
/2 MHz
-3db 输入 带宽 - 40 - MHz
涉及 输入
输入 范围 V
REF
+ 范围 (便条 4) V
AA
- +0.5 - V
AA
+V
V
REF
- 范围 (便条 4) V
AA
--v
AA
+ -0.5 V
输入 加载 电阻 ladder 阻抗 V
在
= 5v, clk = 低 640 - 960
Ω
数字的 输入
数字的 输入 最大 v
在
, 低 时钟 (注释 3, 4) - - 0.3 x v
AA
V
ce1, ce2 (便条 4) - - 0.3 x v
DD
V
最小 v
在
, 高 时钟 (注释 3, 4) 0.7 x v
AA
--v
ce1, ce2 (便条 4) 0.7 x v
DD
--v
输入 泄漏, 除了 clk v = 0v, 5v - -
±
1
µ
一个
输入 泄漏, clk (便条 3) -
±
100
±
150
µ
一个
数字的 输出
数字的 输出 输出 低 (下沉) 电流 V
O
= 0.4v 6 - - 毫安
输出 高 (源) 电流 V
O
= 4.6v -3 - - 毫安
三-状态 泄漏 电流 V
O
= 0v, 5v -
±
0.2
±
5
µ
一个
定时 特性
转换 定时 最大 转换 速 clk = 正方形的 波 25 35 - MSPS
自动-balance 时间 (
φ
1) 20 -
-
ns
样本 时间 (
φ
2) 20 - 5000 ns
输出 定时 数据 有效的 延迟 (便条 4) - 30 40 ns
数据 支撑 时间 (便条 4) 15 25 - ns
输出 使能 时间 - 15 - ns
输出 使不能运转 时间 - 10 - ns
电源 供应 特性
设备 电流, i
AA
持续的 时钟 - 5.5 - 毫安
持续的
φ
2 - 0.4 - 毫安
持续的
φ
1-2-毫安
设备 电流, i
DD
持续的 时钟 - 1.5 - 毫安
V
AA
+ = 5v,
V
SS
= ce1 = v
AA
- = clk = 地
持续的
φ
2-510ma
V
AA
+ = 7v 持续的
φ
1-520ma
注释:
1. 全部 规模 输入 范围, v
REF
+ - v
REF
-, 将 是 在 这 范围 的 0.5v 至 v
AA
+ -v
AA
- 伏特. 线性 errors 增加 在 更小的 全部 规模 范围,
不管怎样.
2. 输入 电流 是 预定的 至 活力 transferred 至 这 输入 在 这 开始 的 这 样本 时期. 这 平均 值 是 依赖 在 输入 和 v
DD
电压.
3. 这 clk 输入 是 一个 cmos 反相器 和 一个 50k
Ω
反馈 电阻. 它 运作 从 这 v
AA
+ 和 v
AA
- 供应. 它 将 是 交流-结合
和 一个 1v
p-p
最小 源.
4. 参数 不 测试, 但是 有保证的 用 设计 或者 描绘.
电的 specifications
T
一个
= 25
o
c, v
REF
+ = 2v, v
DD
= v
AA
+ = 5v, v
AA
- = v
REF
- = v
SS
= 地, f
CLK
= 25mhz
除非 否则 specified
(持续)
参数 测试 情况 最小值 典型值 最大值 单位
ca3304, ca3304a
: 点此下载
