1
dsc-4667/3
2001 整体的 设备 技术, 公司
3.3 volt 高-密度 supersync™ ii 36-位 先进先出
1,024 x 36, 2,048 x 36
4,096 x 36, 8,192 x 36
16,384 x 36, 32,768 x 36
65,536 x36, 131,072 x 36
idt72v3640, idt72v3650
idt72v3660, idt72v3670
idt72v3680, idt72v3690
idt72v36100, idt72v36110
这 supersync ii 先进先出 是 一个 商标 和 这 idt 标志 是 一个 注册 商标 的 整体的 设备 技术, 公司
••
••
•
choose among 这 下列的 记忆 organizations:
商业的
IDT72V3640
1,024 x 36
IDT72V3650
2,048 x 36
IDT72V3660
4,096 x 36
IDT72V3670
8,192 x 36
IDT72V3680
16,384 x 36
IDT72V3690
32,768 x 36
IDT72V36100
65,536 x 36
IDT72V36110
131,072 x 36
••
••
•
133 mhz 运作 (7.5 ns 读/写 循环 时间)
••
••
•
用户 可选择的 输入 和 输出 端口 总线-sizing
- x36 在 至 x36 输出
- x36 在 至 x18 输出
- x36 在 至 x9 输出
- x18 在 至 x36 输出
- x9 在 至 x36 输出
••
••
•
big-endian/little-endian 用户 可选择的 字节 描述
••
••
•
5v 输入 tolerant
••
••
•
fixed, 低 第一 文字 latency
••
••
•
零 latency retransmit
••
••
•
自动 电源 向下 降低 备用物品 电源 消耗量
••
••
•
主控 重置 clears 全部 先进先出
••
••
•
partial 重置 clears 数据, 但是 retains 可编程序的 settings
••
••
•
empty, 全部 和 half-全部 flags 信号 先进先出 状态
••
••
•
可编程序的 almost-empty 和 almost-全部 flags, 各自 标记 能
default 至 一个 的 第八 preselected 补偿
••
••
•
可选择的 同步的/异步的 定时 模式 为 almost-
empty 和 almost-全部 flags
••
••
•
程序 可编程序的 flags 用 也 串行 或者 并行的 意思
••
••
•
选择 idt 标准 定时 (使用
EF
和
FF
flags) 或者 第一 文字
下降 通过 定时 (使用
或者
和
IR
flags)
••
••
•
输出 使能 puts 数据 输出 在 高 阻抗 状态
••
••
•
容易地 expandable 在 depth 和 宽度
••
••
•
独立 读 和 写 clocks (准许 读 和 writing
同时发生地)
••
••
•
有 在 这 128-管脚 薄的 四方形 flat 包装 (tqfp)
••
••
•
高-效能 submicron cmos 技术
••
••
•
工业的 温度 范围 (–40
°°
°°
°
c 至 +85
°°
°°
°
c) 是 有
输入 寄存器
输出 寄存器
内存 排列
1,024 x 36, 2,048 x 36
4,096 x 36, 8,192 x 36
16,384 x 36, 32,768 x 36
65,536 x 36, 131,072 x36
标记
逻辑
FF
/
IR
PAF
EF
/
或者
PAE
HF
读 pointer
读
控制
逻辑
写 控制
逻辑
写 pointer
重置
逻辑
WEN
WCLK
D
0
-d
n
(x36, x18 或者 x9)
LD
MRS
REN
RCLK
OE
Q
0
-q
n
(x36, x18 或者 x9)
补偿 寄存器
PRS
fwft/si
SEN
RT
4667 drw 01
总线
配置
BM
控制
逻辑
是
OW
IP
PFM
FSEL0
FSEL1
IW
RM
: 点此下载
