6-37
特性
• 快 进入 时间
-v
DD
= 5v. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 710ns
-v
DD
= 10v. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320ns
• 非 precharge 或者 时钟 必需的
描述
这 cdp1824 和 cdp1824c 是 32-文字 x 8-位 全部地 静态的
cmos 随机的-进入 memories 为 使用 在 cdp-1800
序列 微处理器 系统. 这些 部分 是 兼容
和 这 cdp1802 微处理器 和 将 接口 直接地
没有 额外的 组件.
这 cdp1824 是 全部地 解码 和 做 不 需要 一个 前-
承担 或者 clocking 信号 为 恰当的 运作. 它 有
一般 输入 和 输出 和 是 运作 从 一个 单独的
电压 供应. 这
mrd 信号 (输出 使不能运转 控制)
使能 这 三-状态 输出 驱动器, 和 overrides 这
mwr 信号. 一个 cs 输入 是 提供 为 记忆 expansion.
这 cdp1824c 是 functionally 完全同样的 至 这 cdp1824.
这 cdp1824 有 一个 运行 范围 的 4v 至 10.5v, 和
这 cdp1824c 有 一个 运行 电压 范围 的 4v 至
6.5v. 这 cdp1824 和 cdp1824c 是 有提供的 在 18 含铅的
密封的 双-在-线条 陶瓷的 包装 (d suffix), 和 在 18
含铅的 双-在-线条 塑料 包装 (e suffix).
引脚
cdp1824, cdp1824c (pdip, sbdip)
顶 视图
订货 信息
5V 10V 包装 温度 范围 pkg. 非.
CDP1824CE CDP1824E PDIP -40
o
c 至 +85
o
C e18.3
CDP1824CEX CDP1824EX 烧-在 e18.3
CDP1824CD CDP1824D SBDIP -40
o
c 至 +85
o
C d18.3
10
11
12
13
14
15
16
17
18
9
8
7
6
5
4
3
2
1
V
DD
MRD
CS
总线 0
总线 1
总线 2
总线 3
MWR
总线 4
MA4
MA3
MA2
MA1
MA0
总线 7
总线 5
总线 6
V
SS
运算的 模式
函数 CS MRD MWR 数据 管脚 状态
读 0 0 X 输出: 高/低 依赖
在 数据
写 0 1 0 输入: 输出 无能
不
选择
1 X X 输出 无能:
高-阻抗 状态
备用物品 0 1 1 输出 无能:
高-阻抗 状态
逻辑 1 = 高 逻辑 0 = 低 x = don’t 小心
march 1997
cdp1824,
CDP1824C
32-文字 x 8-位 静态的 内存
文件 号码
1103.2
提醒: 这些 设备 是 敏感的 至 静电的 释放; follow 恰当的 ic 处理 程序.
http://www.intersil.com 或者 407-727-9207
|
版权
©
intersil 公司 1999
: 点此下载
