st16c654/654d
2.97v 至 5.5v 四方形 uart 和 64-字节 先进先出
rev. 5.0.0
12
2.7 结晶 振荡器 或者 外部 时钟 输入
这 654 包含 一个 在-碎片 振荡器 (xtal1 和 xtal2) 至 生产 一个 时钟 为 两个都 uart sections 在 这
设备. 这 cpu 数据 总线 做 不 需要 这个 时钟 为 总线 运作.
这 结晶 振荡器 提供 一个
系统 时钟 至 这 波特 比率 发生器 (brg) 部分 建立 在 各自 的 这 uart. xtal1 是 这 输入 至 这
振荡器 或者 外部 时钟 缓存区 输入 和 xtal2 管脚 正在 这 输出. 为 程序编制 详细信息, 看“Section
2.8, 可编程序的 波特 比率 generator” 在 页 12
F
IGURE
5. t
YPICAL
振荡器
连接
这 在-碎片 振荡器 是 设计 至 使用 一个 工业 标准 微处理器 crystal (并行的 resonant,
基本的 频率 和 10-22 pf 电容 加载, 等效串联电阻 的 20-120 ohms 和 100ppm 频率
容忍) 连接 externally 在 这 xtal1 和 xtal2 管脚. 典型 oscillator connections 是 显示
在图示 5. alternatively, 一个 外部 时钟 能 是 连接 至 这 xtal1 管脚 至 时钟 这 内部的 波特 比率
发生器 为 标准 或者 custom 比率. 为 更远 读 在 振荡器 电路 请 看 应用 便条
dan108 在 exar’s 网 site.
2.8 可编程序的 波特 比率 发生器
各自 uart 有 它的 自己的 波特 比率 发生器 (brg) 和 一个 预分频器. 这 预分频器 是 控制 用 一个 软件
位 在 这 mcr 寄存器. 这 mcr 寄存器 位-7 sets 这 预分频器 至 分隔 这 输入 结晶 或者 外部 时钟 用
1 或者 4. 这 时钟 输出 的 这 预分频器 变得 至 这 brg. 这 brg further divides 这个 时钟 用 一个
可编程序的 divisor 在 1 和 (2
16
-1) 至 获得 一个 16x 抽样 比率 时钟 的 这 串行 数据 rate. 这
抽样 比率 时钟 是 使用 用 这 传输者 为 数据 位 shifting 和 接受者 为 数据 抽样.
T
能
5: txrdy#
和
rxrdy# o
UTPUTS
在
先进先出
和
dma m
ODE
为
C
HANNELS
一个-d
P
INS
FCR
位
-0=0
(先进先出 d
ISABLED
)
fcr b
它
-0=1 (先进先出 e
NABLED
)
fcr 位-3 = 0
(dma 模式 无能)
fcr 位-3 = 1
(dma 模式 使能)
RXRDY#
0 = 1 字节
1 = 非 数据
0 = 在 least 1 字节 在 先进先出
1 = 先进先出 empty
1 至 0 转变 当 先进先出 reaches 这 触发
水平的, 或者 timeout occurs.
0 至 1 转变 当 先进先出 empties.
TXRDY#
0 = thr empty
1 = 字节 在 thr
0 = 先进先出 empty
1 = 在 least 1 字节 在 先进先出
0 = 先进先出 有 在 least 1 empty location.
1 = 先进先出 是 全部.
C1
22-47pf
C2
22-47pf
14.7456
MHz
XTAL1
XTAL2
r=300k 至 400k
: 点此下载
