8
详细地 描述
相似物 部分
图示 2 显示 这 相等的 电路 的 这 相似物 部分
为 这 icl7109. 当 这 run/支撑
输入 是 left 打开 或者
连接 至 v+, 这 电路 将 执行 conversions 在 一个
比率 决定 用 这 时钟 频率 (8192 时钟 时期
每 循环). 各自 度量 循环 是 分隔 在 三
阶段 作 显示 在 图示 3. 它们 是 (1) 自动-零 (一个-z),
(2) 信号 合并 (int) 和 (3) de-合并 (de).
自动-零 阶段
在 自动-零 三 things 发生. 第一, 输入 高 和
低 是 disconnected 从 这 管脚 和 内部 短接 至
相似物 一般. 第二, 这 涉及 电容 是
charged 至 这 涉及 电压. 第三, 一个 反馈 循环 是
关闭 周围 这 系统 至 承担 这 自动-零 电容
C
AZ
至 compensate 为 补偿 电压 在 这 缓存区 放大器,
积分器, 和 比较器. 自从 这 比较器 是 包含
在 这 循环, 这 一个-z 精度 是 限制 仅有的 用 这 噪音 的
这 系统. 在 任何 情况, 这 补偿 涉及 至 这 输入 是
较少 比 10
µ
v.
信号 合并 阶段
在 信号 合并, 这 自动-零 循环 是 opened, 这
内部的 短的 是 移除, 和 这 内部的 输入 高 和 低
是 连接 至 这 外部 管脚. 这 转换器 然后
integrates 这 差别的 电压 在 在 hi 和 在 lo
为 一个 fixed 时间. 这个 差别的 电压 能 是 在里面 一个 宽
一般 模式 范围 的 这 输入. 在 这 终止 的 这个 阶段,
这 极性 的 这 整体的 信号 是 决定.
图示 1b. 典型 连接 图解 parallel 接口 和 8048 microcomputer
图示 1.
9
25
26
40
39
/
5
20
5
6
17
26
19
18
40
1
2
V+
测试
3 - 8
b9 - b12,
9 - 16
状态
HBEN
ce/加载
28
39
38
37
36
35
34
33
32
31
30
29
26
24
23
21
ref 在 -
ref cap-
ref cap+
ref in+
在 hi
在 lo
一般
INT
AZ
BUF
ref 输出
v-
run/支撑
osc sel
osc 输出
osc 在
地
地
1
µ
F
0.01
µ
F
0.33
µ
F
0.15
µ
F
C
AZ
C
INT
R
INT
1M
Ω
3.58mhz
结晶
-
+
+
输入
地
外部
涉及
-5v
地
-
20k
Ω
0.2v ref
200k
Ω
2v ref
+5v 或者 打开
地
/
/
6
8
b1 - b8
1
4
7
8
11
20
XTAL1
至
重置
EA
WR
ALE
地
28
30
29
27
10
XTAL2
P12
P11
P10
RD
P13
+5V
8
/
27
25
22
模式
SEND
buff osc 输出
+5V
+5V
SS
INT
2
run/支撑
LBEN
pol,或者
12 - 19
db0 - db7
31 - 34
p14 - p17
35 - 38
p20 - p27
/
8
21 - 24
其它
i/o
地
PSEN
地
PROG
V
DD
V
CC
+5V
TL
+5V
+5V
+5V
ICL7109
8748/9048
3
+5V
ICL7109
: 点此下载
