产品 描述
这 CLC016 数据 Retiming PLL 是 一个 大而单一的 电路 那
recovers 时钟 和 数据 从 一个 串行 NRZ 或者 NRZI 数据
stream. 这 数据 Retiming PLL 包含 一个 自动-比率
选择 函数 这个 automatically 选择 一个 的 四
用户-configurable 数据 比率. 这 下列的 外形 lists 这
材料 covered 在 这个 数据 薄板:
•
典型 schematics 为 +5V 或者 −5.2v 运作
•
块 图解 描述
•
管脚 定义
•
设计 指导原则
•
接口 连接
•
度量
•
典型 产品
•
打印 电路 布局 和 evaluation boards
为 应用 帮助, 谈及 至 这 列表 的 电话 num-
bers 在 这 包装 页 的 这个 数据 薄板.
数据 Retimer 典型 连接
这 CLC016 schematics 提供 在
图示 1
和
图示 2
显示 典型 +5V 或者 −5.2v 连接 和 自动-比率 se-
lection 配置 为 SMPTE 259M 标准 video 数据
比率: 143, 177, 270 和 360 mbps. 这 部分
电阻
选择 为 数据 比率
给 tables 和 equations 为 de-
termining R
n
电阻 值 为 任何 数据 比率 从 50 Mbps
至 400 mbps. 一个 电阻 值 表格 是 也 给 为 sonet/
SDH 数据 比率. 这 schematics 在
图示 1
和
图示 2
做
不 包含 输入 末端. 这 高 阻抗 输入 在
这 CLC016 准许 这 用户 至 定义 这 末端. 这
在-
terfaces
部分 suggests 推荐 terminations 为
这 输入 和 输出 的 这 clc016.
ds100087-13
图示 1. 典型 +5V 连接
ds100087-14
图示 2. 典型 −5.2v 连接
7 www.国家的.com