函数的 描述
当 这 时钟 是 LOW 这 从动装置 是 使保持 稳步的 和 这
信息 在 这 D 输入 是 permitted 至 enter 这 master
这 next 转变 从 低 至 高 locks 这 主控 在
它的 呈现 状态 制造 它 insensitive 至 这 D input 这个
转变 同时发生地 connects 这 从动装置 至 这 主控
造成 这 新 信息 至 呈现 在 这 outputs mas-
ter 和 从动装置 时钟 门槛 是 内部 补偿 在 oppo-
站点 方向 至 避免 race 情况 或者 同时发生的
主控-从动装置 改变 当 这 时钟 有 慢 上升 或者 下降
times
这 CP 和 CE
输入 是 logically identical 但是 物理的
constraints 有关联的 和 这 双-在-线条 包装 制造
这 CE
输入 slower 在 这 upper 终止 的 这 toggle range 至
阻止 新 数据 从 进去 这 主控 在 这 next CP
低 cycle CE
应当 go 高 当 CP 是 安静的 HIGH
TLF9890–4
R
T
e
50
X
末端 的 scope
L
1
e
50
X
阻抗 线条
所有 输入 转变 时间 是 20 ns
g
02 ns
图示 1 传播 延迟 (cp 至 q)
TLF9890–5
R
T
e
50
X
末端 的 scope
L
1
e
50
X
阻抗 线条
调整 V
偏差
为
一个
07V baseline 的
800 mV 顶峰-至-顶峰 sinewave input
所有 输入 转变 时间 是 20 ns
g
02 ns
图示 2 Toggle 频率 测试 电路
3