计时器
这 设备 包含 一个 非常 多功能的 设置 的 计时器 (t0 T1
t2) 所有 计时器 和 有关联的 autoreloadcapture 寄存器
电源 向上 containing 随机的 data
计时器 T0 (空闲 计时器)
这 设备 支持 产品 那 需要 维持
real 时间 和 低 电源 和 这 空闲 mode 这个 空闲
模式 支持 是 陈设 用 这 空闲 计时器 T0 这个 是 一个
16-位 timer 这 计时器 T0 runs continuously 在 这 fixed
比率 的 这 操作指南 循环 clock t
c
这 用户 不能 读
或者 写 至 这 空闲 计时器 T0 这个 是 一个 计数 向下 timer
这 计时器 T0 支持 这 下列的 functions
Exit 输出 的 这 空闲 模式 (看 空闲 模式 描述)
看门狗 逻辑 (看 看门狗 描述)
开始 向上 延迟 输出 的 这 HALT 模式
这 空闲 计时器 T0 能 发生 一个 中断 当 这 thir-
teenth 位 toggles 这个 toggle 是 latched 在 这 T0PND
pending flag 和 将 出现 每 4 ms 在 这 最大
时钟 频率 (t
c
e
1
m
s) 一个 控制 标记 T0EN 准许 这
中断 从 这 thirteenth 位 的 计时器 T0 至 是 使能 或者
disabled 设置 T0EN 将 使能 这 interrupt 当 重置-
ting 它 将 使不能运转 这 interrupt
计时器 T1 和 计时器 T2
这 设备 有 一个 设置 的 二 powerful timercounter blocks
T1 和 T2 这 有关联的 特性 和 起作用 的 一个
计时器 块 是 描述 用 referring 至 这 计时器 块 Tx
自从 这 二 计时器 blocks T1 和 T2 是 identical 所有 com-
ments 是 equally 适用 至 也 计时器 block
各自 计时器 块 组成 的 一个 16-位 timer Tx 和 二
支承的 16-位 autoreloadcapture registers RxA 和
RxB 各自 计时器 块 有 二 管脚 有关联的 和 it TxA
和 TxB 这 管脚 TxA 支持 IO 必需的 用 这 计时器
block 当 这 管脚 TxB 是 一个 输入 至 这 计时器 block 这
powerful 和 有伸缩性的 计时器 块 准许 这 设备 至 容易地
执行 所有 计时器 功能 和 minimal 软件 overhead
这 计时器 块 有 三 运行 modes 处理器 inde-
pendent PWM mode 外部 事件 计数器 mode 和
输入 俘获 mode
这 控制 位 TxC3 TxC2 和 TxC1 准许 选择 的
这 不同的 模式 的 operation
模式 1 处理器 独立 PWM 模式
作 这 名字 suggests 这个 模式 准许 这 设备 至 gen-
erate 一个 PWM 信号 和 非常 minimal 用户 intervention
这 用户 仅有的 有 至 定义 这 参数 的 这 PWM
信号 (在 时间 和 止 时间) Once begun 这 计时器 块
将 continuously 发生 这 PWM 信号 完全地 inde-
pendent 的 这 microcontroller 这 用户 软件 维护
这 计时器 块 仅有的 当 这 PWM 参数 需要 向上-
dating
在 这个 模式 这 计时器 Tx counts 向下 在 一个 fixed 比率 的 t
c
在之上 每 underflow 这 计时器 是 alternately reloaded 和
这 内容 的 支承的 registers RxA 和 RxB 这 非常
第一 underflow 的 这 计时器 导致 这 计时器 至 再装填 从
这 寄存器 RxA Subsequent underflows 导致 这 计时器 至
是 reloaded 从 这 寄存器 alternately beginning 和 这
寄存器 RxB
这 Tx 计时器 控制 bits TxC3 TxC2 和 TxC1 设置 向上 这
计时器 为 PWM 模式 operation
图示 6
显示 一个 块 图解 的 这 计时器 在 PWM mode
TLDD12524–9
图示 6 计时器 在 PWM 模式
这 underflows 能 是 编写程序 至 toggle 这 TxA 输出-
放 pin 这 underflows 能 也 是 编写程序 至 gener-
ate interrupts
Underflows 从 这 计时器 是 alternately latched 在 二
pending flags TxPNDA 和 TxPNDB 这 用户 必须 重置
这些 pending flags 下面 软件 control 二 控制 en-
能 flags TxENA 和 TxENB 准许 这 中断 从 这
计时器 underflow 至 是 使能 或者 disabled 设置 这 计时器
使能 标记 TxENA 将 导致 一个 中断 当 一个 计时器 un-
derflow 导致 这 RxA 寄存器 至 是 reloaded 在 这 tim-
er 设置 这 计时器 使能 标记 TxENB 将 导致 一个 inter-
rupt 当 一个 计时器 underflow 导致 这 RxB 寄存器 至 是
reloaded 在 这 timer Resetting 这 计时器 使能 flags 将
使不能运转 这 有关联的 interrupts
也 或者 两个都 的 这 计时器 underflow 中断 将 是 en-
abled 这个 给 这 用户 这 flexibility 的 interrupting once
每 PWM 时期 在 也 这 rising 或者 下落 边缘 的 这
PWM output Alternatively 这 用户 将 choose 至 中断
在 两个都 edges 的 这 PWM output
模式 2 外部 事件 计数器 模式
这个 模式 是 quite 类似的 至 这 处理器 独立
PWM 模式 描述 above 这 主要的 区别 是 那
这 timer Tx 是 clocked 用 这 输入 信号 从 这 TxA pin
这 Tx 计时器 控制 bits TxC3 TxC2 和 TxC1 准许 这
计时器 至 是 clocked 也 在 一个 积极的 或者 负的 边缘
从 这 TxA pin Underflows 从 这 计时器 是 latched 在
这 TxPNDA pending flag 设置 这 TxENA 控制 标记
将 导致 一个 中断 当 这 计时器 underflows
在 这个 模式 这 输入 管脚 TxB 能 是 使用 作 一个 indepen-
dent 积极的 边缘 敏感的 中断 输入 如果 这 TxENB
控制 标记 是 set 这 occurrence 的 一个 积极的 边缘 在 这
TxB 输入 管脚 是 latched 在 这 TxPNDB flag
图示 7
显示 一个 块 图解 的 这 计时器 在 外部
事件 计数器 mode
Note
这 PWM 输出 是 不 有 在 这个 模式 自从 这 TxA 管脚 是
正在 使用 作 这 计数器 输入 clock
httpwwwnationalcom
10
: 点此下载
