cs4344/5/6/8
DS613PP2 9
切换 特性- 串行 音频的 接口
注释: 11. 不 所有 样本 比率 是 supported 为 所有 时钟 ratios. 看 表格 “common 时钟 frequencies” 在
页 12 为 supported 比率’s 和 发生率.
12. 在 内部的 sclk 模式, 这 职责 循环 必须 是 50%
+/−
1/2 mclk 时期.
13. 这 sclk / lrck 比率 将 是 也 32, 48, 64, 或者 72. 这个 比率 取决于 在 部分 类型 和
mclk/lrck 比率. (看 计算数量 7-9)
参数 标识 最小值 典型值 最大值 单位
mclk 频率 0.512 - 50 MHz
mclk 职责 循环 45 - 55 %
输入 样本 比率 所有 mclk/lrck ratios 联合的
(便条 11) 256x, 384x, 1024x
256x, 384x
512x, 768x
1152x
128x, 192x
64x, 96x
128x, 192x
Fs 2
2
84
42
30
50
100
168
200
50
134
67
34
100
200
200
kHz
kHz
kHz
kHz
kHz
kHz
kHz
kHz
外部 sclk 模式
lrck 职责 循环 (外部 sclk 仅有的) 45 50 55 %
sclk 脉冲波 宽度 低 t
sclkl
20 - - ns
sclk 脉冲波 宽度 高 t
sclkh
20 - - ns
sclk 职责 循环 45 50 55 %
sclk rising 至 lrck 边缘 延迟 t
slrd
20 - - ns
sclk rising 至 lrck 边缘 建制 时间 t
slrs
20 - - ns
sdin 有效的 至 sclk rising 建制 时间 t
sdlrs
20 - - ns
sclk rising 至 sdin 支撑 时间 t
sdh
20 - - ns
内部的 sclk 模式
lrck 职责 循环 (内部的 sclk 仅有的) (便条 12) - 50 - %
sclk 时期 (便条 13) t
sclkw
--ns
sclk rising 至 lrck 边缘 t
sclkr
--
µ
s
sdin 有效的 至 sclk rising 建制 时间 t
sdlrs
--ns
sclk rising 至 sdin 支撑 时间
mclk / lrck =1152, 1024, 512, 256, 128, 或者 64
t
sdh
--ns
sclk rising 至 sdin 支撑 时间
mclk / lrck = 768, 384, 192, 或者 96
t
sdh
--ns
10
9
SCLK
-----------------
tsclkw
2
------------------
10
9
512
()
Fs
----------------------10+
10
9
512
()
Fs
----------------------15+
10
9
384
()
Fs
----------------------15+
: 点此下载
