cs4220 cs4221
DS284PP3 7
切换 特性
(t
一个
= 25° c; va, vd = 4.75 v - 5.25 v; 输出 承载 和
30 pf)
注释: 10. 之后 powering 向上 这 cs4220/1, pdn 应当 是 使保持 低 为 10 ms 至 准许 这 电源 供应 至 settle.
参数 标识 最小值 典型值 最大值 单位
音频的 模数转换器’s 和 dac’s 样本 比率 Fs 4 - 50 kHz
xti 频率 xti = 256, 384, 或者 512 fs 1.024 - 26 MHz
xti 脉冲波 宽度 高 xti = 512 fs
xti = 384 fs
xti = 256 fs
13
21
31
-
-
-
-
-
-
ns
xti 脉冲波 宽度 低 xti = 512 fs
xti = 384 fs
xti = 256 fs
13
21
31
-
-
-
-
-
-
ns
xti jitter 容忍 - 500 - psRMS
RST
低 时间 (便条 10) 10 - - ms
sclk 下落 边缘 至 sdout 输出 有效的 dsck = 0 t
dpd
-- ns
lrck 边缘 至 msb 有效的 t
lrpd
- - 45 ns
sdin 建制 时间 在之前 sclk rising 边缘 dsck = 0 t
ds
25 - - ns
sdin 支撑 时间 之后 sclk rising 边缘 dsck = 0 t
dh
25 - - ns
sclk 时期 t
sckw
--ns
sclk 高 时间 t
sckh
40 - - ns
sclk 低 时间 t
sckl
40 - - ns
sclk rising 至 lrck 边缘 dsck = 0 t
lrckd
35 - - ns
lrck 边缘 至 sclk rising dsck = 0 t
lrcks
40 - - ns
1
(384) fs
----------------------20+
1
(128) fs
----------------------
sckh
sckl
sckw
t
t
t
MSB msb-1
*sclk 显示 为 dsck = 0, sclk inverted 为 dsck = 1.
t
dpd
SDOUT
LRCK
SCLK*
SDIN
dh
t
ds
t
lrpd
t
lrcks
t
lrckd
t
图示 1. 串行 音频的 端口 数据 i/o 定时