首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:233096
 
资料名称:CS4390-KS
 
文件大小: 629.64K
   
说明
 
介绍:
24-Bit, Stereo D/A Converter for Digital Audio
 
 


: 点此下载
  浏览型号CS4390-KS的Datasheet PDF文件第3页
3
浏览型号CS4390-KS的Datasheet PDF文件第4页
4
浏览型号CS4390-KS的Datasheet PDF文件第5页
5
浏览型号CS4390-KS的Datasheet PDF文件第6页
6

7
浏览型号CS4390-KS的Datasheet PDF文件第8页
8
浏览型号CS4390-KS的Datasheet PDF文件第9页
9
浏览型号CS4390-KS的Datasheet PDF文件第10页
10
浏览型号CS4390-KS的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CS4390
DS264F1 7
一般 描述
这 cs4390 是 一个 完全 立体的 数字的-至-相似物
系统 包含 128× 数字的 interpolation, fourth-
顺序 delta-sigma 数字的-至-相似物 转换,
128× oversampled 一个-位 delta-sigma modulator
和 相似物 过滤. 这个 architecture 提供 一个
高 insensitivity 至 时钟 jitter. 这 dac converts
数字的 数据 在 任何 输入 样本 比率 在 1 和
50 khz, 包含 这 标准 音频的 比率 的 48,
44.1 和 32 khz.
这 primary 目的 的 使用 delta-sigma modula-
tion 技巧 是 至 避免 这 限制 的 激光器
修整 resistive dac architectures 用 使用 一个
本质上 直线的 1-位 dac. 这 有利因素 的 一个 1-
位 dac 包含: 完美的 差别的 线性, 非 dis-
tortion mechanisms 预定的 至 电阻 相一致 errors
和 非 线性 逐渐变化 在 时间 和 温度 预定的
至 变化 在 电阻 值.
数字的 interpolation 过滤
这 数字的 interpolation 过滤 增加 这 样本
比率 用 一个 因素 的 4 和 是 followed 用 一个 32× 数字的
样本-和 支撑 至 effectively 达到 一个 128× 在-
terpolation 过滤. 这个 过滤 排除 images 的
这 baseband 音频的 信号 这个 exist 在 multiples
的 这 输入 样本 比率, fs. 这个 准许 为 这 se-
lection 的 一个 较少 complex 相似物 过滤 为基础 在 输出-
的-带宽 噪音 attenuation (所需的)东西 相当 比
反对-image 过滤. 下列的 这 interpolation
过滤, 这 结果 频率 spectrum 有 images
的 这 输入 信号 在 multiples 的 128× 这 输入
样本 比率. 这些 images 是 移除 用 这 ex-
ternal 相似物 过滤.
delta-sigma modulator
这 interpolation 过滤 是 followed 用 一个 fourth-或者-
der delta-sigma modulator 这个 converts 这 24-
位 interpolation 过滤 输出 在 1-位 数据 在
128× fs.
切换-电容 过滤
这 delta-sigma modulator 是 followed 用 一个 数字的-
至-相似物 转换器 这个 translates 这 1-位 数据
在 一个 序列 的 承担 packets. 这 巨大 的
这 承担 在 各自 小包装板盒 是 决定 用 sam-
pling 的 一个 电压 涉及 面向 一个 切换 capac-
itor, 在哪里 这 极性 的 各自 小包装板盒 是 控制
用 这 1-位 信号. 这个 技巧 非常 减少
这 敏锐的 至 时钟 jitter 和 是 一个 主要的 im-
provement 在 早期 generations 的 1-位 数字的-
至-相似物 转换器 在哪里 这 巨大 的
承担 在 这 d-至-一个 处理 是 决定 用
切换 一个 电流 涉及 为 一个 时期 的 时间
定义 用 这 主控 时钟.
这 cs4390 包含 一个 差别的 输出 至
maximize 这 输出 水平的 至 降低 这 数量
的 增益 必需的 在 这 输出 相似物 平台. 这 dif-
ferential 输出 也 准许 为 这 cancellation 的
一般 模式 errors 在 这 差别的 至 singled-
结束 转换器.
Interpolator
delta-sigma
Modulator
DAC
相似物
低-通过
Filter
AOUTL+
aoutl-
图示 2. 块 图解
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com