DS679A2 9
CS42L51
1.1 数字的 i/o 管脚 特性
这 逻辑 水平的 为 各自 输入 应当 adhere 至 这 corresponding 电源 栏杆 和 应当 不 超过 这 最大
比率.
电源
栏杆
管脚 名字
sw/(hw)
i/o 驱动器 接受者
VL
重置 输入
- 1.8 v - 3.3 v
scl/cclk
(i²s/lj)
输入
- 1.8 v - 3.3 v, 和 hysteresis
sda/cdin
(mclkdiv2)
输入/输出
1.8 v - 3.3 v, cmos/打开 流 1.8 v - 3.3 v, 和 hysteresis
ad0/cs
(dem)
输入
- 1.8 v - 3.3 v
MCLK 输入
- 1.8 v - 3.3 v
LRCK 输入/输出
1.8 v - 3.3 v, cmos 1.8 v - 3.3 v
SCLK 输入/输出
1.8 v - 3.3 v, cmos 1.8 v - 3.3 v
SDOUT
(m/s)
输入/输出
1.8 v - 3.3 v, cmos 1.8 v - 3.3 v
SDIN 输入
- 1.8 v - 3.3 v
表格 1. i/o 电源 围栏