CS43L43
8 DS479PP3
3.3.2
控制 端口 模式
这 desired format 是 selected 通过 这 dif0, dif1 一个nd dif2 位 在 这 模式 控制 2 寄存器 (看
部分 5.11.2) . 为 一个 illustration 的 这 required relationship 在lrck, sclk 和 sdata,
看 计算数量 2-4.
3.4 de-emphasis 控制
这 设备 包含 在-碎片 digital de-emphasis. 图示 5 显示s 这 de-emphasis 曲线 为 f
s
equal 至
44.1 khz. 这 频率 回馈 的 这 de-emphasis curve 将 规模 proportionally 和 改变 在 sam-
ple 比率, fs. de-emphasis 是 不 有 在 翻倍-速 模式.
LRCK
SCLK
Left 频道
正确的 频道
SDATA +3 +2 +1+5 +4
MSB
-1 -2 -3 -4 -5
+3 +2 +1+5 +4
-1 -2 -3 -4
MSB
LSB
LSB
图示 2. i
2
s 数据
LRCK
SCLK
Left 频道
正确的 频道
SDATA +3 +2 +1+5 +4
MSB
-1 -2 -3 -4 -5
+3 +2 +1+5 +4
-1 -2 -3 -4
LSB
MSB
LSB
图示 3. left justified 向上 至 24-位 数据
LRCK
SCLK
Left 频道
SDATA
-6 -5 -4 -3 -2 -1-7
+1 +2 +3 +4
+5
32 clocks
MSB
正确的 频道
LSB MSB
+1 +2 +3 +4
+5
LSB
-6 -5 -4 -3 -2 -1-7
MSB
图示 4. 正确的 justified 数据
增益
dB
-10db
0dB
频率
t2 = 15 µs
t1=50 µs
F1 F2
3.183 khz 10.61 khz
图示 5. de-emphasis 曲线