定时 参数
(t
一个
= 25 °c; va1, va2, vd1-vd4 = +5v, 输出 承载 和 30 pf;
输入 水平: 逻辑 0 = 0v, 逻辑 1 = vd1-vd4)
参数 标识 最小值 最大值 单位
wr 或者 rd strobe 宽度 t
STW
90 ns
数据 有效的 至 wr rising 边缘 (写 循环) t
WDSU
22 ns
rd 下落 边缘 至 数据 有效的 (读 循环) t
RDDV
60 ns
cs 建制 至 wr 的 rd 下落 边缘 t
CSSU
10 ns
cs 支撑 从 wr 或者 rd rising 边缘 t
CSHD
0ns
地址 <> 建制 至 rd 或者 wr 下落 边缘 t
ADSU
22 ns
地址 <> 支撑 从 wr 或者 rd rising 边缘 t
ADHD
10 ns
dak inactive 至 wr 或者 rd 下落 边缘 (dma 循环
completion 立即 followed 用 一个 非-dma 循环)
t
SUDK1
60 ns
dak 起作用的 从 wr 或者 rd rising 边缘 (非-dma 循环
completion 立即 followed 用 dma 循环)
t
SUDK2
0ns
dak 建制 至 rd 下落 边缘 (dma 循环)
dak 建制 至 wr 下落 边缘
t
DKSUa
t
DKSUb
25
25
ns
ns
数据 支撑 从 wr rising 边缘 t
DHD2
15 ns
drq 支撑 从 wr 或者 rd 下落 边缘
(假设 非 更多 dma 循环 需要)
t
DRHD
025ns
时间 在 rising 边缘 的 wr 或者 rd 至 next 下落 边缘
的 wr 或者 rd
t
BWND
80 ns
数据 支撑 从 rd rising 边缘 t
DHD1
020ns
dak 支撑 从 wr rising 边缘
dak 支撑 从 rd rising 边缘
t
DKHDa
t
DKHDb
25
25
ns
ns
dben 或者 dbdir 起作用的 从 wr 或者 rd 下落 边缘 t
DBDL
40 ns
pdwn 脉冲波 宽度 低 t
PDWN
200 ns
crystals, xtal1i, xtal2i 频率 (注释 1,7,8) 25.6 MHz
xtal1i, xtal2i 高 时间 (注释 1,8) 18 ns
xtal1i, xtal2i 低 时间 (注释 1,8) 18 ns
样本 频率 (便条 1) Fs 5.5 50 kHz
串行 端口 定时
sclk 频率 (便条 9) t
SCLKW
Fsx64 Hz
sclk rising 至 sdout 有效的 t
PD1
30 ns
sclk rising 至 fsync 转变 t
PD2
-20 20 ns
sdin 有效的 至 sclk 下落 t
S1
30 ns
sdin 支撑 之后 sclk 下落 t
H1
30 ns
注释: 7. 当 仅有的 一个 结晶 是 使用, 它 必须 是 xtal1. 当 使用 二 crystals, 这 高 频率
结晶 应当 是 在 xtal1 这个 是 设计 为 高等级的 循环 增益.
8. 样本 频率 规格 必须 不 是 超过.
9. 当 sf1, 0 = 10, 32-位 模式, sclk 是 起作用的 为 这 第一 32 位 时期 的 这 frame, 和 仍然是
低 在 这 last 32 位 时期 的 这 框架.
CS4231A
DS139PP2 7
: 点此下载
