CS4227
6 DS281PP2
切换 特性
(t
一个
= 25 °c; va+, vd+ = +5 v ±5%; 输出 承载 和 30 pf.)
注释: 9. clkout jitter 是 为 256x fs 选择 作 输出 频率 量过的 从 下落 边缘 至 下落 边缘.
jitter 是 更好 为 384x fs 和 512x fs 作 选择 输出 频率.
10. 为 clkout 频率 equal 至 1x fs, 384x fs, 和 512x fs. 看 主控 时钟 输出 部分.
11. 之后 powering 向上 这 cs4227, pdn
应当 是 使保持 低 为 1 ms 至 准许 这 电源 供应 至 settle.
12.
13.
14.
参数 标识 最小值 典型值 最大值 单位
音频的 模数转换器’s 和 dac’s 样本 比率 Fs 4 - 50 kHz
xti 频率 xti = 256, 384, 或者 512 fs 1.024 - 26 MHz
xti 脉冲波 宽度 高 xti = 512 fs
xti = 384 fs
xti = 256 fs
10
21
31
-
-
-
-
-
-
ns
xti 脉冲波 宽度 低 xti = 512 fs
xti = 384 fs
xti = 256 fs
10
21
31
-
-
-
-
-
-
ns
xti jitter 容忍 - 500 - ps
clkout jitter (便条 9) - 200 - psRMS
clkout 职责 循环 (高 计时器/循环 时间) (便条 10) 40 50 60 %
PDN
低 时间 (便条 11)
500 - - ns
sclk 下落 边缘 至 sdout 输出 有效的 dsck = 0 t
dpd
- - 便条 12 ns
lrck 边缘 至 msb 有效的 t
lrpd
- - 40 ns
sdin 建制 时间 在之前 sclk rising 边缘 dsck = 0 t
ds
- - 25 ns
sdin 支撑 时间 之后 sclk rising 边缘 dsck = 0 t
dh
- - 25 ns
主控 模式
sclk 下落 至 lrck 边缘 dsck = 0 t
mslr
-±10-ns
sclk 时期 (便条 14) - - - - -
sclk 职责 循环 - 50 - %
从动装置 模式
sclk 时期 t
sckw
便条 13 - - ns
sclk 高 时间 t
sckh
40 - - ns
sclk 低 时间 t
sckl
40 - - ns
sclk rising 至 lrck 边缘 dsck = 0 t
lrckd
20 - - ns
lrck 边缘 至 sclk rising dsck = 0 t
lrcks
40 - - ns
1
384
()
Fs
--------------------- 2 0+
1
128
()
Fs
---------------------
1
256
()
Fs
-------------------
: 点此下载
