CS4226
6 DS188F1
切换 特性 - 控制 端口
(ta = 25°c vd+, va+ = 5v ±5%;
输入: 逻辑 0 = dgnd, 逻辑 1 = vd+, c
L
= 30 pf)
注释: 10. 数据 必须 是 使保持 为 sufficient 时间 至 桥 这 转变 时间 的 cclk.
11. 为 f
SCK
< 1 mhz
参数 标识 最小值 最大值 单位
spi 模式
(spi/i
2
c = 0)
cclk 时钟 频率 f
sck
-6mhz
CS
高 时间 在 传送 t
csh
1.0
µ
s
CS
下落 至 cclk 边缘 t
css
20 ns
cclk 低 时间 t
scl
66 ns
cclk 高 时间 t
sch
66 ns
cdin 至 cclk rising 建制 时间 t
dsu
40 ns
cclk rising 至 数据 支撑 时间 (便条 10) t
dh
15 ns
cclk 下落 至 cdout 稳固的 t
pd
45 ns
上升 时间 的 cdout t
r1
25 ns
下降 时间 的 cdout t
f1
25 ns
上升 时间 的 cclk 和 cdin (便条 11) t
r2
100 ns
下降 时间 的 cclk 和 cdin (便条 11) t
f2
100 ns
t
r2
t
f2
t
dsu
t
dh
t
sch
t
scl
CS
CCLK
CDIN
t
css
t
pd
CDOUT
t
csh