1999 Jan 11 7
飞利浦 半导体 产品 规格
pll 和 bandgap 控制 vco 74HCT9046A
阶段 comparators
这 信号 输入 (sig
在
) 能 是
直接地 结合 至 这 自-偏置
放大器 在 管脚 14, 提供 那 这
信号 摆动 是 在 这 标准
hc 家族 输入 逻辑 水平.
电容的 连接 是 必需的 为
信号 和 小 swings.
P
HASE 比较器
1 (pc1)
这个 电路 是 一个 独有的-或者
网络. 这 信号 和 比较器
输入 发生率 (f
i
) 必须 有 一个
50% 职责 因素 至 获得 这
最大 locking 范围. 这 转移
典型的 的 pc1, 假设
波纹 (f
r
= 2f
i
) 是 suppressed, 是:
在哪里:
V
DEMOUT
是 这 demodulator 输出
在 管脚 10.
V
DEMOUT
= v
PC1OUT
(通过 低-通过).
这 阶段 比较器 增益 是:
这 平均 输出 电压 从
pc1, 喂养 至 这 vco 输入 通过 这
低-通过 过滤 和 seen 在 这
demodulator 输出 在 管脚 10
(v
DEMOUT
), 是 这 resultant 的 这
阶段 differences 的 信号 (sig
在
)
和 这 比较器 输入 (竞赛
在
)
作 显示 在 图.6. 这 平均 的
V
DEMOUT
是 equal 至
1
⁄
2
V
CC
当
那里 是 非 信号 或者 噪音 在 sig
在
和 和 这个 输入 这 vco oscillates
在 这 centre 频率 (f
c
). 典型
波形 为 这 pc1 循环 锁 在
f
c
是 显示 在 图.7. 这个 图示 也
显示 这 真实的 波形 横过
这 vco 电容 在 管脚 6 和 7
(v
C1A
和 v
C1B
) 至 显示 这 relation
在 这些 ramps 和 这
VCO
输出
电压.
V
DEMOUT
V
CC
π
-----------
Φ
SIGIN
Φ
COMPIN
–
()
=
K
p
V
CC
π
-----------
Vr
⁄()
=
这 频率 俘获 范围 (2f
c
) 是
定义 作 这 频率 范围 的
输入 信号 在 这个 这 pll 将
锁 如果 它 是 initially 输出-的-锁. 这
频率 锁 范围 (2f
L
) 是 定义
作 这 频率 范围 的 这 输入
信号 在 这个 这 循环 将 停留
锁 如果 它 是 initially 在 锁. 这
俘获 范围 是 小 或者 equal 至
这 锁 范围.
和 pc1, 这 俘获 范围 取决于
在 这 低-通过 过滤 特性
和 能 是 制造 作 大 作 这 锁
范围. 这个 配置 仍然是
锁 甚至 和 非常 嘈杂的 输入
信号. 典型 behaviour 的 这个 类型
的 阶段 比较器 是 那 它 将
锁 至 输入 发生率 关闭 至 这
和声学 的 这 vco centre
频率.
P
HASE 比较器
2 (pc2)
这个 是 一个 积极的 边缘-triggered
阶段 和 频率 探测器. 当
这 pll 是 使用 这个 比较器, 这
循环 是 控制 用 积极的 信号
transitions 和 这 职责 factors 的
SIG
在
和 竞赛
在
是 不 重要的.
pc2 comprises 二 d-类型 flip-flops,
控制 gating 和 一个 3-状态 输出
平台 和 下沉 和 源 晶体管
行为 作 电流 来源, henceforth
called 承担 打气 输出 的 pc2.
这 电路 功能 作 一个 向上-向下
计数器 (图.5) 在哪里 sig
在
导致
一个 向上-计数 和 竞赛
在
一个 向下
计数. 这 电流 转变 承担
打气 输出 准许 一个 virtually 完美的
效能 的 pc2, 预定的 至 appliance
的 一些 脉冲波 overlap 的 这 向上 和
向下 信号. 看 图.8a.
: 点此下载
