8
LTC1402
增益 (管脚 7):
系 至 agnd2 至 设置 这 涉及 电压 至
4.096v 或者 系 至 v
REF
至 设置 这 涉及 电压 至 2.048v.
(便条 4)
bip/uni (管脚 8):
系 至 逻辑 低 至 设置 这 输入 范围 至
单极的 模式 或者 系 至 逻辑 高 至 设置 这 输入 范围 至
双极 模式. (便条 4)
ognd (管脚 9):
输出 地面 为 这 输出 驱动器. 这个
管脚 能 是 系 至 这 数字的 地面 的 这 系统. 所有 其它
地面 管脚 应当 是 系 至 这 相似物 地面 平面.
D
输出
(管脚 10):
三-状态 数据 输出. (便条 3) 各自
输出 数据 文字 代表 这 相似物 输入 在 这 开始
的 这 previous 转换.
OV
DD
(管脚 11):
输出 数据 驱动器 电源. 系 至 v
DD
当
驱动 5v 逻辑. 系 至 3v 当 驱动 3v 逻辑.
DV
DD
(管脚 12):
数字的 电源 为 内部的 逻辑. 绕过 至
dgnd 和 10
µ
f 陶瓷的 (或者 10
µ
f tantalum 在 并行的
和 0.1
µ
f 陶瓷的).
PINFUNCTIONS
UUU
dgnd (管脚 13):
数字的 地面 为 内部的 逻辑. 系 至
固体的 相似物 地面 平面.
V
SS
(管脚 14):
负的 供应 电压. 绕过 至 固体的
相似物 地面 平面 和 10
µ
f 陶瓷的 (或者 10
µ
f tantalum
在 并行的 和 0.1
µ
f 陶瓷的) 或者 系 直接地 至 这 固体的
相似物 地面 平面 为 单独的 供应 使用. 必须 是 设置
更多 负的 比 也 一个
在
+
或者 一个
在
–
. 设置 至 0v 或者 –5v.
sck (管脚 15):
外部 时钟. advances 这 转换
处理 和 sequences 这 输出 数据 在 d
输出
在 这
rising 边缘. responds 至 5v 或者 3v cmos 和 至 ttl 水平.
(便条 4). 一个 或者 更多 脉冲 wake 从 nap 或者 睡眠.
conv (管脚 16):
holds 这 输入 相似物 信号 和 开始
这 转换 在 这 rising 边缘. responds 至 5v 或者 3v
cmos 和 至 ttl 水平. (便条 4). 二 脉冲 和 sck 在
fixed 高 或者 fixed 低 状态 开始 nap 模式. 四 脉冲
和 sck 在 fixed 高 或者 fixed 低 状态 开始 睡眠 模式.
块 diagra
W
12-位 电容的 dac
竞赛ref 放大
+
–
2.048v ref
64k
增益
C
样本
C
样本
控制 逻辑
SCKCONV
16 15
内部的
时钟
输出
驱动器
zeroing switches
AV
DD
1
12
DV
DD
14
8
10
11
9
V
SS
bip/uni
OV
DD
D
输出
OGND
一个
在
+
3
4
7
5
6
2
13
一个
在
–
AGND1
AGND2
V
REF
DGND
1402 bd
+
–
successive approximation
寄存器
64k