CXD1171M_集成电路资料查询网

– 3 –
CXD2302Q
管脚 描述
管脚 非. 标识 相等的 电路 描述
1 至 8
9
10
11
12
13, 14, 32
D
0
至 d
7
测试
DV
DD
测试
15 CLP
29 CLE
CLK
NC
D
0
(lsb) 至 d
7
(msb) 输出
leave 打开 为 正常的 使用.
数字的 电源 供应 +5v 或者 +3.3v
leave 打开 为 正常的 使用.
拉-向上 电阻 是 建造 在.
输入 这 clamp 脉冲波.
clamps 这 信号 电压 在
低 间隔. 拉-向上 电阻 是
建造 在.
这 clamp 函数 是 使能
当 cle = 低.
这 clamp 函数 是 设置 至 止
和 这 转换器 功能 作 一个
正常的 一个/d 转换器 当
cle = 高.
拉-向上 电阻 是 建造 在.
时钟 输入.
设置 至 低 水平的 当 非 时钟 是
输入.
16, 19, 20
AV
DD
相似物 电源 供应 +5v
DV
DD
DV
SS
Di
DV
SS
DV
DD
9
AV
SS
AV
DD
11
15
29
AV
SS
AV
DD
12

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

– 3 – CXD2302Q 管脚描述管脚非. 标识相等的电路描述 1 至 8 9 10 11 12 13, 14, 32 D 0 至 d 7 测试 DV DD 测试 15 CLP 29 CLE CLK NC D 0 (lsb) 至 d 7 (msb) 输出 leave 打开为正常的使用. 数字的电源供应 +5v 或者 +3.3v leave 打开为正常的使用. 拉-向上电阻是建造在. 输入这 clamp 脉冲波. clamps 这信号电压在低间隔. 拉-向上电阻是建造在. 这 clamp 函数是使能当 cle = 低. 这 clamp 函数是设置至止和这转换器功能作一个正常的一个/d 转换器当 cle = 高. 拉-向上电阻是建造在. 时钟输入. 设置至低水平的当非时钟是输入. 16, 19, 20 AV DD 相似物电源供应 +5v DV DD DV SS Di DV SS DV DD 9 AV SS AV DD 11 15 29 AV SS AV DD 12

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com