CYP15G0401DXA
初步的
文档 #: 38-02002 rev. *b 页 9 的 48
transmit path 模式 控制
txmode[1:0] 3-水平的 选择
[2]
静态的 控制 输入
transmit 运行 模式. 这些 输入 是 interpreted 至 选择 一个 的 nine 运行
模式 的 这 transmit path. 看
Table 3
为 一个 列表 的 运行 模式.
receive path 数据 信号
rxda[7:0]
rxdb[7:0]
rxdc[7:0]
rxdd[7:0]
lvttl 输出,
同步的 至 这
选择 rxclkx
↑
输出 或者
REFCLK
↑
[1]
输入
并行的 数据 输出. 这些 输出 改变 下列的 这 rising 边缘 的 这 选择
receive 接口 时钟.
rxsta[2:0]
rxstb[2:0]
rxstc[2:0]
rxstd[2:0]
lvttl 输出,
同步的 至 这
选择 rxclkx
↑
输出 或者
REFCLK
↑
[1]
输入
并行的 状态 输出. 这些 输出 改变 下列的 这 rising 边缘 的 这 选择
receive 接口 时钟. 当 这 解码器 是 绕过, rxstx[1:0] 变为 这 二
低-顺序 位 的 这 10-位 received character, 当 rxstx[2] = 高 indicates 这
存在 的 一个 comma character 在 这 输出 寄存器.
RXOPA
RXOPB
RXOPC
RXOPD
3-状态, lvttl
输出, 同步的
至 这 选择
RXCLKx
↑
输出 或者
REFCLK
↑
[1]
输入
receive path odd parity. 当 parity 一代 是 使能 (parctl
≠
低), 这
parity 输出 在 这些 管脚 是 有效的 为 这 数据 在 这 有关联的 rxdx 总线 位. 当
parity 一代 是 无能 (parctl = 低) 这些 输出 驱动器 是 无能
(高-z).
RXRATE lvttl 输入
静态的 控制 输入,
内部的 拉-向下
receive 时钟 比率 选择.
当 低, 这 rxclkx
±
recovered 时钟 输出 是 complementary clocks 运行
在 这 recovered character 比率. 数据 为 这 有关联的 receive 途径 应当 是
latched 在 这 rising 边缘 的 rxclkx+ 或者 下落 边缘 的 rxclkx
–
.
当 高, 这 rxclkx
±
recovered 时钟 输出 是 complementary clocks operat-
ing 在 half 这 character 比率. 数据 为 这 有关联的 receive 途径 应当 是 latched
alternately 在 这 rising 边缘 的 rxclkx+ 和 rxclkx
–
.
当 运作 和 refclk clocking 的 这 received 并行的 数据 输出
(rxcksel = 低), 这 rxrate 输入 是 不 interpreted.
receive path 时钟 和 时钟 控制
RXCLKA
±
RXCLKB
±
RXCLKC
±
RXCLKD
±
3-状态, lvttl
输出 时钟 或者
静态的 控制 输入
receive character 时钟 输出 或者 时钟 选择 输入. 当 这 receive elasticity 缓存区
是 无能 (rxcksel = mid), 这些 真实 和 complement clocks 是 这 receive
接口 clocks 这个 是 使用 至 控制 定时 的 数据 输出 transfers. 这些 clocks
是 输出 continuously 在 也 这 双-character 比率 (1/20
th
这 串行 位-比率) 或者
character 比率 (1/10
th
这 串行 位-比率) 的 这 数据 正在 received, 作 选择 用
rxrate.
当 配置 此类 那 所有 输出 数据 paths 是 clocked 用 refclk instead 的 一个
recovered 时钟 (rxcksel = 低), 这 rxclka
±
和 rxclkc
±
输出 驱动器
呈现 一个 缓冲 表格 的 refclk, 和 rxclkb+ 和 rxclkd+ 是 静态的 控制
输入 使用 至 选择 这 主控 频道 为 使牢固结合 和 状态 控制. rxclka
±
和
RXCLKC
±
是 缓冲 形式 的 refclk 那 是 slightly 不同的 在 阶段. 这个 阶段
区别 准许 这 用户 至 选择 这 最优的 建制/支撑 定时 为 它们的 明确的 inter-
面向.
当 双-频道 使牢固结合 是 使能 和 一个 recovered 时钟 是 使用 至 呈现 数据
(rxcksel = 高), rxclka
±
驱动 这 recovered 时钟 从 也 receive 频道
一个 或者 receive 频道 b 作 选择 用 rxclkb+, 和 rxclkc
±
驱动 这 recovered
时钟 从 也 receive 频道 c 或者 receive 频道 d 作 选择 用 rxclkd+.
当 四方形-频道 使牢固结合 是 使能 和 一个 recovered 时钟 是 使用 至 呈现 数据
(rxcksel = 高), rxclka
±
和 rxclkc
±
输出 这 recovered 时钟 从 receive
频道 一个, b, c, 或者 d, 作 选择 用 rxclkb+ 和 rxclkd+.
RFEN lvttl 输入,
异步的,
内部的 拉-向下
reframe 使能 为 所有 途径. 起作用的 高. 当 高 这 framers 在 所有 四 chan-
nels 是 使能 至 框架 每 这 此刻 使能 framing 模式.
管脚 描述
cyp15g0401dxa 四方形 hotlink ii transceiver
名字 i/o 特性 信号 描述
: 点此下载
