CYP15G0101DXB
CYV15G0101DXB
文档 #: 38-02031 rev. *i 页 9 的 39
REFCLK
差别的 lvpecl
或者 单独的-结束
lvttl 输入 时钟
涉及 时钟
.
这个 时钟 输入 是 使用 作 这 定时 涉及 为 这 transmit pll. 它
是 也 使用 作 这 centering 频率 的 这 范围 控制 块 的 这 receive cdr
plls. 这个 输入 时钟 将 也 是 选择 至 时钟 这 transmit 和 receive 并行的 inter-
faces.
当 驱动 用 一个 单独的-结束 lvcmos 或者 lvttl 时钟 源, 这 时钟 源 将 是
连接 至 也 这 真实 或者 complement refclk 输入, 和 这 alternate refclk 输入
left 打开 (floating). 当 驱动 用 一个 lvpecl 时钟 源, 这 时钟 必须 是 一个 差别的
时钟, 使用 两个都 输入. 当 txcksel = 低, refclk 是 也 使用 作 这 时钟 为 这
并行的 transmit 数据 (输入) 接口. 当 rxcksel = 低 和 解码器 是 使能,
这 elasticity 缓存区 是 使能 和 refclk 是 使用 作 这 时钟 源 为 这 并行的
receive 数据 (输出) 接口.
如果 这 elasticity 缓存区 是 使用, framing characters 将 是 inserted 或者 deleted 至/从 这 数据
stream 至 compensate 为 频率 differences 在 这 涉及 时钟 和 recovered
时钟. 当 增加 发生, 一个 k28.5 将 是 appended 立即 之后 一个 framing
character 是 发现 在 这 elasticity 缓存区. 当 deletion 发生, 一个 framing character
将 是 移除 从 这 数据 stream 当 发现 在 这 elasticity 缓存区.
TRSTZ
lvttl 输入,
内部的 拉-向上
设备 重置
.
起作用的 低. initializes 所有 状态 machines 和 counters 在 这 设备.
当 抽样 低 用 这 rising 边缘 的 reflck, 这个 输入 resets 这 内部的 状态
machines 和 sets 这 elasticity 缓存区 pointers 至 一个 名义上的 补偿. 当 这 重置 是
移除 (trstz
抽样 高 用 refclk
), 这 状态 和 数据 输出 将 变为
deterministic 在 较少 比 16 refclk 循环. 这 bistle, oele, 和 rxle latches 是
重置 用 trstz
. 如果 这 elasticity 缓存区 或者 这 阶段-排整齐 缓存区 是 使用, trstz应当
是 应用 之后 电源 向上 至 initialize 这 内部的 pointers 在 这些 记忆 arrays.
相似物 i/o 和 控制
OUT1
cml 差别的
输出
primary 差别的 串行 数据 输出
.
这些 pecl-兼容 cml 输出 (+3.3v
关联) 是 有能力 的 驱动 terminated 传递 线条 或者 标准 fiber-optic
传输者 modules.
OUT2
cml 差别的
输出
secondary 差别的 串行 数据 输出
.
这些 pecl-兼容 cml 输出
(+3.3v 关联) 是 有能力 的 驱动 terminated 传递 线条 或者 标准
fiber-optic 传输者 modules.
IN1
lvpecl 差别的
输入, 和 内部的
直流 restoration
primary 差别的 串行 数据 输入
.
这些 输入 接受 这 串行 数据 stream 为
deserialization 和 解码. 这 in1
串行 stream 是 passed 至 这 接受者 时钟 和
数据 恢复 (cdr) 电路 至 extract 这 数据 内容 当 insel = 高.
IN2
lvpecl 差别的
输入, 和 内部的
直流 restoration
secondary 差别的 串行 数据 输入
.
这些 输入 接受 这 串行 数据 stream 为
deserialization 和 解码. 这 in2
串行 stream 是 passed 至 这 接受者 cdr 电路
至 extract 这 数据 内容 当 insel = 低.
INSEL lvttl 输入,
异步的
receive 输入 选择
.
确定 这个 外部 串行 位 stream 是 passed 至 这 接受者
cdr. 当 高, 这 in1
输入 是 选择. 当 低, 这 in2
输入 是 选择.
SDASEL 3-水平的 选择,
[4]
静态的 控制 输入
信号 发现 振幅 水平的 选择
. 准许 选择 的 一个 的 三 predefined
振幅 trip 点 为 一个 有效的 信号 indication, 作 列表 在
Table 10
.
LPEN lvttl 输入,
异步的,
内部的 拉-向下
循环-后面的-使能
. 起作用的 高. 当 asserted (高), 这 transmit 串行 数据 是
内部 routed 至 这 接受者 cdr 电路. 所有 使能 串行 驱动器 是 强迫 至 differ-
ential 逻辑 “1.” 所有 串行 数据 输入 是 ignored.
OELE lvttl 输入,
异步的,
内部的 拉-向上
串行 驱动器 输出 使能 获得 使能
.
起作用的 高. 当 oele = 高, 这 信号
在 这 boe[1:0] 输入 直接地 控制 这 outx
差别的 驱动器. 当 这 boe[x] 输入
是 高, 这 有关联的 outx
差别的 驱动器 是 使能. 当 这 boe[x] 输入 是 低,
这 有关联的 outx
差别的 驱动器 是 powered 向下. 当 oele returns 低, 这
last 值 呈现 在 boe[1:0] 是 captured 在 这 内部的 输出 使能 获得. 这
明确的 mapping 的 boe[1:0] 信号 至 transmit 输出 使能 是 列表 在
Table 8
. 如果 这
设备 是 重置 (trstz
是 抽样 低), 这 获得 是 重置 至 使不能运转 两个都 输出.
管脚 描述
cyp(v)15g0101dxb 单独的-频道 hotlink ii (持续)
管脚 名字 i/o 特性 信号 描述
: 点此下载
