CYW2330
初步的
文档 #: 38-07239 rev. ** 页 7 的 13
注释:
6. 这 msb 是 承载 在 第一.
7. 低 计数 ratios 将 violate 频率 限制 的 这 阶段 探测器.
表格 2. 变换 寄存器 配置
[6]
12345678910111213141516171819202122
涉及 计数器 和 配置 位
CNT1 CNT2
R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13 R14 R15 FC IDO TS LD FO
可编程序的 计数器 位
CNT1 CNT2
A1 A2 A3 A4 A5 A6 A7 B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 前 PD
位(s) 名字 函数
cnt1, cnt2
控制 位:
directs 程序编制 数据 至 pll1 (高 频率) 或者 pll2 (低 频率).
R1
–
R15
涉及 计数器 设置 位:
15 位, r = 3 至 32767.
[7]
FC
阶段 sense 的 这 阶段 探测器:
设置 至 相一致 这 vco 极性, h = + (积极的 vco 转移 函数).
IDO
承担 打气 设置 位:
ID
O
高 = 3.8 毫安, id
O
低 = 1 毫安 在 v
P
= 3v.
TS
hi-阻抗 状态 位:
制造 d
O
hi-阻抗 为 pll1 和 pll2 当 高.
LD
锁 发现:
directs 这 锁 发现 信号 源 管脚 10. 管脚 10 是 高 和 narrow 低 excursions 当
锁. 当 不 锁, 这个 管脚 是 低.
FO
频率 输出:
这个 位 能 是 设置 至 读 输出 涉及 或者 可编程序的 分隔物 在 这 ld 管脚 为 测试
目的.
前
预分频器 分隔 位:
为 pll1: 低 = 32/33 和 高 = 64/65. 为 pll2: 低 = 8/9 和 高 = 16/17.
PD
电源-向下:
低 = 电源-向上 和 高 = 电源-向下. f
在
是 在 一个 高-阻抗 状态, 各自的 b
计数器 是 无能, forces d
O
输出 至 hi-阻抗 和 阶段 comparators 是 无能. 这 涉及
计数器 是 无能 和 这 osc 输入 是 高-阻抗 之后 两个都 plls 是 powered 向下. 数据 能 是
输入 和 latched 在 这 电源-向下 状态.
A1
–
A7
swallow 计数器 分隔 比率:
一个 = 0 至 63 为 pll1 和 0 至 15 为 pll2.
B1
–
B11
可编程序的 计数器 分隔 比率:
b = 3 至 2047.
[7]
Table3. F
O
/ld 管脚 真实 表格
fo (位 22) ld (位 21)
F
O
/ld 管脚 输出 状态PLL1 PLL2 PLL1 PLL2
0000Disable
0001pll2 锁 发现
0010pll1 锁 发现
0011pll1/pll2 锁 发现
0 1 X 0 pll2 涉及 分隔物 输出
1 0 X 0 pll1 涉及 分隔物 输出
0 1 X 1 pll2 可编程序的 分隔物 输出
1 0 X 1 pll1 可编程序的 分隔物 输出
1101pll2 计数器 重置
1110pll1 计数器 重置
1111pll1/pll2 计数器 重置