飞利浦 半导体
p89lv51rb2/rc2/rd2
8-位 微控制器 和 80c51 核心
产品 数据 rev. 04 — 02 12月 2004 8 的 77
9397 750 14342
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
p2.0 至
p2.7
21-28 18-25 24-31 i/o
和 内部的
拉-向上
Port 2
: 端口 2 是 一个 8-位 bi-directional i/o 端口 和
内部的 拉-ups. 端口 2 管脚 是 牵引的 高 用 这
内部的 拉-ups 当 ‘1’s 是 写 至 它们 和 能
是 使用 作 输入 在 这个 状态. 作 输入, 端口 2 管脚 那
是 externally 牵引的 低 将 源 电流 (i
IL
)
因为 的 这 内部的 拉-ups. 端口 2 发送 这
高-顺序 地址 字节 在 fetches 从 外部
程序 记忆 和 在 accesses 至 外部 数据
记忆 那 使用 16-位 地址 (movx@dptr). 在 这个
应用, 它 使用 强 内部的 拉-ups 当
transitioning 至 ‘1’s. 端口 2 也 receives 一些 控制
信号 和 一个 partial 的 高-顺序 地址 位 在
这 外部 host 模式 程序编制 和 verification.
p3.0 至
p3.7
10-17 5, 7-13 11, 13-19 i/o
和 内部的
拉-向上
Port 3
: 端口 3 是 一个 8-位 双向的 i/o 端口 和
内部的 拉-ups. 端口 3 管脚 是 牵引的 高 用 这
内部的 拉-ups 当 ‘1’s 是 写 至 它们 和 能
是 使用 作 输入 在 这个 状态. 作 输入, 端口 3 管脚 那
是 externally 牵引的 低 将 源 电流 (i
IL
)
因为 的 这 内部的 拉-ups. 端口 3 也 receives
一些 控制 信号 和 一个 partial 的 高-顺序 地址
位 在 这 外部 host 模式 程序编制 和
verification.
p3.0 10 5 11 I
RXD
: 串行 输入 端口
p3.1 11 7 13 O
TXD
: 串行 输出 端口
p3.2 12 8 14 I
INT0
: 外部 中断 0 输入
p3.3 13 9 15 I
INT1
: 外部 中断 1 输入
p3.4 14 10 16 I
T0
: 外部 计数 输入 至 计时器/计数器 0
p3.5 15 11 17 I
T1
: 外部 计数 输入 至 计时器/计数器 1
p3.6 16 12 18 O
WR
: 外部 数据 记忆 写 strobe
p3.7 17 13 19 O
RD
: 外部 数据 记忆 读 strobe
PSEN 29 26 32 i/o
程序 store 使能
: psen 是 这 读 strobe 为
外部 程序 记忆. 当 这 设备 是 executing
从 内部的 程序 记忆,
psen 是 inactive
(高). 当 这 设备 是 executing 代号 从
外部 程序 记忆,
PSEN 是 使活动 两次 各自
机器 循环, 除了 那 二
psen activations 是
skipped 在 各自 进入 至 外部 数据 记忆. 一个
强迫 高-至-低 输入 转变 在 这
psen 管脚
当 这 rst 输入 是 continually 使保持 高 为 更多
比 10 机器 循环 将 导致 这 设备 至 enter
外部 host 模式 程序编制.
RST 9 4 10 I
重置
: 当 这 振荡器 是 运动, 一个 高 逻辑 状态
在 这个 管脚 为 二 机器 循环 将 重置 这 设备. 如果
这
psen 管脚 是 驱动 用 一个 高-至-低 输入
转变 当 这 rst 输入 管脚 是 使保持 高, 这
设备 将 enter 这 外部 host 模式, 否则 这
设备 将 enter 这 正常的 运作 模式.
表格 3: p89lv51rb2/rc2/rd2 管脚 描述
…continued
标识 管脚 类型 描述
DIP40 TQFP44 PLCC44
: 点此下载
