ad5304/ad5314/ad5324
–9–
rev. b
函数的 描述
这 ad5304/ad5314/ad5324 是 四方形 电阻-string dacs
fabricated 在 一个 cmos 处理 和 resolutions 的 8, 10, 和 12
位 各自. 各自 包含 四 输出 缓存区 amplifiers 和
是 写 至 通过 一个 3-线 串行 接口. 它们 运作 从
单独的 供应 的 2.5 v 至5.5 v 和 这 输出 缓存区amplifiers
提供 栏杆-至-栏杆 输出 摆动 和 一个 回转 比率 的 0.7 v/
µ
s. 这
四 dacs share 一个 单独的 涉及 输入 管脚. 这 设备 有
可编程序的 电源-向下 模式, 在 这个 所有 dacs 将 是
转变 止 完全地 和 一个 高-阻抗 输出.
数字的-至-相似物 部分
这 architecture 的 一个 dac 频道 组成 的 一个 电阻-string
dac followed 用 一个 输出 缓存区 amplifier. 这 电压 在 这
refin 管脚 提供 这 涉及 电压 为 这 dac. 图示
27 显示 一个 块 图解 的 这 dac architecture. 自从 这
输入 编码 至 这 dac 是 笔直地 二进制的, 这 完美的 输出
电压 是 给 用:
V
VD
输出
REF
N
=
×
2
在哪里
D
= decimal 相等的 的 这 二进制的 代号, 这个 是 承载 至 这
dac 寄存器;
0–255 为 ad5304 (8 位)
0–1023 为 ad5314 (10 位)
0–4095 为 ad5324 (12 位)
N
= dac 决议
输入
寄存器
REFIN
输出 缓存区
放大器
V
输出
一个
电阻
STRING
DAC
寄存器
图示 27. dac 频道 architecture
电阻 string
这 电阻 string 部分 是 显示 在 图示 28. 它 是 simply 一个
string 的 电阻器, 各自 的 值 r. 这 数字的 代号 承载 至 这
dac 寄存器 确定 在 这个 node 在 这 string 这 电压
是 抽头的 止 至 是 喂养 在 这 输出 amplifier. 这 电压 是
抽头的 止 用 closing 一个 的 这 switches 连接 这 string 至
这 amplifier. 因为 它 是 一个 string 的 电阻器, 它 是 有保证的
monotonic.
R
R
R
R
R
至 输出
放大器
图示 28. 电阻 string
dac 涉及 输入
那里 是 一个 单独的 涉及 输入 管脚 为 这 四 dacs. 这
涉及 输入 是 unbuffered. 这 用户 能 有 一个 涉及
电压 作 低 作 0.25 v 和 作 高 作 v
DD
自从 那里 是 非
restriction预定的 至 头上空间 和 footroom 的 任何 涉及
amplifier.
它 是 推荐 至 使用 一个 缓冲 涉及 在 这 外部
电路 (e.g., ref192). 这 输入 阻抗 是 典型地 45 k
Ω
.
输出 amplifier
这 输出 缓存区 amplifier 是 有能力 的 generating 栏杆-至-栏杆
电压 在 它的 输出, 这个 gives 一个 输出 范围 的 0 v 至 v
DD
当 这 涉及 是 v
DD
. 它 是 有能力 的 驱动 一个 加载 的
2 k
Ω
至 地 或者 v
DD
,
在 并行的 和 500 pf 至 地 或者 v
DD
.
这源 和 下沉 能力 的 这 输出 amplifier 能 是
seen 在这 plot 在 图示 14.
这 回转 比率 是 0.7 v/
µ
s 和 一个 half-规模 安排好 时间 至
±
0.5 lsb(在 8 位) 的 6
µ
s.
电源-在 重置
这 ad5304/ad5314/ad5324 是 提供 和 一个 电源-在
重置 函数, 所以 那 它们 电源 向上 在 一个 defined 状态. 这
电源-在 状态 是:
– 正常的 运作.
– 输出 电压 设置 至 0 v.
两个都 输入 和 dac 寄存器 是 filled 和 zeros 和 仍然是
所以 直到 一个 有效的 写 sequence 是 制造 至 这 设备. 这个 是
特别 有用的 在 产品 在哪里 它 是 重要的 至 know
这 状态 的 这 dac 输出 当 这 设备 是 powering 向上.
串行 接口
这 ad5304/ad5314/ad5324 是 控制 在 一个 versatile,
3-线 串行 接口, 这个 运作 在 时钟 比率 向上 至 30 mhz
和 是 兼容 和 spi, qspi, microwire, 和 dsp
接口 standards.
输入 变换 寄存器
这 输入 变换 寄存器 是 16 位 宽. 数据 是 承载 在 这
设备 作 一个 16-位 文字 下面 这 控制 的 一个 串行 时钟 输入,
sclk. 这 定时 图解 为 这个 运作 是 显示 在 图示 1.
这 16-位 文字 组成 的 四 控制 位 followed 用 8, 10,
或者 12 位 的 dac 数据, 取决于 在 这 设备 类型. 数据
是 承载 msb first (位 15) 和 这 first 二 位 决定
whether 这 数据 是 为 dac 一个, dac b, dac c, 或者 dac d.
位 13 和 12 控制 这 运行 模式 的 这 dac. 位 13 是
PD
, 这个 确定 whether 这 部分 是 在 正常的 或者 电源-
向下 模式. 位 12 是
LDAC
, 这个 控制 当 dac寄存器
和 输出 是 updated.
表格 i. 地址 位 为 这 ad53x4
A1 A0 dac addressed
0 0 dac 一个
0 1 dac b
1 0 dac c
1 1 dac d
: 点此下载
