首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:248118
 
资料名称:AD5320BRM
 
文件大小: 192.63K
   
说明
 
介绍:
+2.7 V to +5.5 V, 140 uA, Rail-to-Rail Output 12-Bit DAC in a SOT-23
 
 


: 点此下载
  浏览型号AD5320BRM的Datasheet PDF文件第4页
4
浏览型号AD5320BRM的Datasheet PDF文件第5页
5
浏览型号AD5320BRM的Datasheet PDF文件第6页
6
浏览型号AD5320BRM的Datasheet PDF文件第7页
7

8
浏览型号AD5320BRM的Datasheet PDF文件第9页
9
浏览型号AD5320BRM的Datasheet PDF文件第10页
10
浏览型号AD5320BRM的Datasheet PDF文件第11页
11
浏览型号AD5320BRM的Datasheet PDF文件第12页
12
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD5320
–8–
rev. b
一般 描述
d/一个 部分
这 ad5320 dac 是 fabricated 在 一个 cmos 处理. 这
architecture 组成 的 一个 string dac followed 用 一个 输出
缓存区 放大器. 自从 那里 是 非 涉及 输入 管脚, 这
电源 供应 (v
DD
) acts 作 这 涉及. 图示 20 显示 一个
块 图解 的 这 dac architecture.
V
DD
V
输出
电阻
STRING
ref (+)
ref (
)
输出
放大器
dac 寄存器
图示 20. dac architecture
输出 电压 是 给 用:
V
输出
=
V
DD
×
D
4096
在哪里
D
= decimal 相等的 的 这 二进制的 代号 那 是 承载
至 这 dac 寄存器; 它 能 范围 从 0 至 4095.
R
R
R
R
R 至 输出
放大器
图示 21. 电阻 string
电阻 string
这 电阻 string 部分 是 显示 在 图示 21. 它 是 simply 一个
string 的 电阻器, 各自 的 值 r. 这 代号 承载 至 这 dac
寄存器 确定 在 这个 node 在 这 string 这 电压 是
抽头的 止 至 是 喂养 在 这 输出 放大器. 这 电压 是
抽头的 止 用 closing 一个 的 这 switches 连接 这 string
至 这 放大器. 因为 它 是 一个 string 的 电阻器, 它 是 guaran-
teed monotonic.
输出 放大器
这 输出 缓存区 放大器 是 有能力 的 generating 栏杆-至-栏杆
电压 在 它的 输出 这个 给 一个 输出 范围 的 0 v 至
V
DD
. 它 是 有能力 的 驱动 一个 加载 的 2 k
在 并行的 和
1000 pf 至 地. 这 源 和 下沉 能力 的 这 输出-
放 放大器 能 是 seen 在 计算数量 8 和 9. 这 回转 比率 是
1 v/
µ
s 和 一个 half-规模 安排好 时间 的 8
µ
s 和 这 输出
unloaded.
串行 接口
这 ad5320 有 一个 三-线 串行 接口 (
同步
,
sclk 和 din), 这个 是 兼容 和 spi, qspi 和
MICROWIRE接口 standards 作 好 作 大多数 dsps. 看
图示 1 为 一个 定时 图解 的 一个 典型 写 sequence.
这 写 sequence begins 用 bringing 这
同步
线条 低. 数据
从 这 din 线条 是 clocked 在 这 16-位 变换 寄存器 在 这
下落 边缘 的 sclk. 这 串行 时钟 频率 能 是 作 高
作 30 mhz, 制造 这 ad5320 兼容 和 高 速
dsps. 在 这 sixteenth 下落 时钟 边缘, 这 last 数据 位 是
clocked 在 和 这 编写程序 函数 是 executed (i.e., 一个
改变 在 dac 寄存器 内容 和/或者 一个 改变 在 这 模式 的
运作). 在 这个 平台, 这
同步
线条 将 是 保持 低 或者 是
brought 高. 在 也 情况, 它 必须 是 brought 高 为 一个 迷你-
mum 的 33 ns 在之前 这 next 写 sequence 所以 那 一个 下落
边缘 的
同步
能 initiate 这 next 写 sequence. 自从 这
同步
缓存区 牵引 更多 电流 当 v
= 2.4 v 比 它 做
当 v
= 0.8 v,
同步
应当 是 idled 低 在 写
sequences 为 甚至 更小的 电源 运作 的 这 部分. 作 是
提到 在之上, 不管怎样, 它 必须 是 brought 高 又一次 just
在之前 这 next 写 sequence.
输入 变换 寄存器
任何 一个 的 三 电源-向下 模式). 那里 是 一个 更多 完全
描述 的这 各种各样的 模式 在 这 power-向下 模式
部分. 这 next twelve 位 是 这 数据 位. 这些 是 trans-
ferred 至 这 dac 寄存器 在 这 sixteenth 下落 边缘 的 sclk.
x x PD1 PD0 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
db0 (lsb)
db15 (msb)
0 0 正常的 运作
011k
至 地
1 0 100k
至 地
1 1 三-状态
数据 位
电源-向下 模式
图示 22. 输入 寄存器 内容
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com