AD561
–6–
rev. 一个
比率 此类 那 它 是 unnecessary 至 使用 额外的 范围 为 ladder
电阻器. 这 电流 在 q
16
是 增加 至 这 ladder 至 balance 它
合适的, 但是 是 不 切换 至 这 输出; 因此, 全部 规模 是
1023/1024
2 毫安.
这 切换 cell 的 q
3
, q
4
, q
5
和 q
6
serves 至 steer 这 cell
电流 也 至 地面 (位 1 低) 或者 至 这 dac 输出
(位 1 高). 这 全部 切换 cell carries 这 一样 电流
whether 这 位 是 在 或者 止, 降低 热的 过往旅客 和
地面 电流 errors. 这 逻辑 门槛, 这个 是 发生
从 这 积极的 供应 (看 数字的 逻辑 接口), 是 应用
至 一个 一侧 的 各自 cell.
图示 6. 数字的 门槛 vs. 积极的 供应
数字的 逻辑 接口
所有 标准 积极的 供应 逻辑 families 接口 容易地 和
这 ad561. 这 数字的 代号 是 积极的 真实 二进制的 (所有 位
高, 逻辑 “1,” 给 积极的 全部 规模 输出). 这 逻辑 输入
加载 因素 (100 na 最大值 在 逻辑 “1,” –25
µ
一个 最大值 在 逻辑 “0,”
3 pf 电容), 是 较少 比 一个 相等的 数字的 加载 为 所有
逻辑 families, 包含 unbuffered cmos. 这 数字的
门槛 是 设置 内部 作 一个 函数 的 这 积极的 供应, 作
显示 在 图示 6. 为 大多数 产品, 连接 v
CC
至 这
积极的 逻辑 供应 将 设置 这 门槛 在 这 恰当的 水平的 为
最大 噪音 免除. 为 nonstandard 产品, 谈及
至 图示 6 为 门槛 水平. uncommitted 位 输入 线条
将 假设 一个 “1” 状态 (类似的 至 ttl), 但是 它们 是 高
阻抗 和 主题 至 噪音 pickup. unused 数字的 输入
应当 是 直接地 连接 至 地面 或者 v
CC
, 作 desired.
安排好 时间
这 高 速 npn 电流 steering 切换 cell 和
内部 补偿 涉及 放大器 的 这 ad561 是
specifically 设计 为 快 安排好 运作. 这 典型
安排好 时间 至
±
0.05% (1/2 lsb) 为 这 worst 情况 转变
(主要的 carry, 0111111111 至 1000000000) 是 较少 比 250 ns;
这 更小的 顺序 位 所有 settle 在 较少 比 200 ns. (worst 情况
安排好 occurs 当 所有 位 是 切换, 特别 这 msb.)
全部 realization 的 这个 高 速 效能 需要 strict
注意 至 detail 用 这 用户 在 所有 areas 的 应用 和
测试.
这 安排好 时间 为 这 ad561 是 指定 在 条款 的 这
电流 输出, 一个 本质上 高 速 dac 运行 模式.
不管怎样, 大多数 dac 产品 需要 一个 电流-至-电压
转换 在 一些 要点 在 这 信号 path, 虽然 一个
unbuffered 电压 水平的 (不 使用 一个 运算 放大) 是 合适的 为
使用 在 一个 successive-approximation 一个/d 转换器 (看 页 8),
或者 在 许多 显示 产品. 这个 表格 的 转换 能
给 非常 快 运作 如果 恰当的 设计 和 布局 是 完毕. 这
fastest 电压 转换 是 达到 用 连接 一个 低 值
电阻 直接地 至 这 输出, 作 显示 在 图示 9. 在 这个 情况,
这 安排好 时间 是 primarily 决定 用 这 cell 切换
时间 和 用 这 rc 时间 常量 的 这 ad561 输出 capaci-
tance 的 25 picofarads (加 偏离 电容) 联合的 和 这
输出 电阻 值. 安排好 至 0.05% 的 全部 规模 (为 一个 全部-
规模 转变) 需要 7.6 时间 constants. 这个 效应 是
重要的 为 r > 1 k
Ω
.
如果 一个 运算 放大 必须 是 使用 至 提供 一个 低 阻抗 输出
信号, 一些 丧失 在 安排好 时间 将 是 seen 预定的 至 运算 放大
dynamics. 这 正常的 电流-至-电压 转换器 运算 放大
电路 是 显示 在 这 产品 电路 在 页 5, 使用
这 快 安排好 ad509. 这 电路 显示 settle 至
±
1/2 lsb
在 600 ns 单极的 和 1.1
µ
s 双极. 这 dac 输出
电容, 这个 acts 作 一个 偏离 电容 在 这 运算 放大
反相的 输入, 必须 是 补偿 用 一个 反馈 电容,
作 显示. 这 值 应当 是 carefully 选择 为 各自
应用 和 各自 运算 放大 类型.
图示 5. 电路 图解 表明 涉及, 控制 放大器, 切换 cell, r-2r ladder, 和 位 arrangement
的 ad561
: 点此下载
