ad7396/ad7397
–10–
rev. 0
这 栏杆-至-栏杆 输出 平台 提供
±
1 毫安 的 输出 电流.
这 n-频道 输出 拉-向下 场效应晶体管 显示 在 图示 26
有 一个 35
Ω
在 阻抗, 这个 sets 这 下沉 电流 能力
near 地面. 在 增加 至 resistive 加载 驱动 能力, 这
放大器 有 也 被 carefully 设计 和 典型 为
向上 至 100 pf 电容的 加载 驱动 能力.
涉及 输入
这 涉及 输入 终端 有 一个 常量 输入 阻抗
独立 的 数字的 代号, 这个 结果 在 减少 glitches 在
这 外部 涉及 电压 源. 这 高 2.5 m
Ω
输入
阻抗 降低 电源 消耗 在里面 这 ad7396/
ad7397 d/一个 转换器. 这 v
REF
输入 accepts 输入 电压
ranging 从 地面 至 这 积极的-供应 电压 v
DD
. 一个 的
这 simplest 产品, 这个 saves 一个 外部 reference 电压
源, 是 连接 的 这 v
REF
终端 至 这 积极的 v
DD
供应. 这个 连接 结果 在 一个 栏杆-至-栏杆 电压 输出
span maximizing 这 编写程序 范围. 这 涉及 输入
将 接受 交流 信号 作 长 作 它们 是 保持 在里面 这 供应
电压 范围, 0 < v
ref 在
< v
DD
. 这 reference 带宽
和 integral非线性 错误 效能 是 plotted 在 这
典型 效能 特性 部分, 看 计算数量 10 和
13. 这 比率计 涉及 特性 制造 这 ad7396/ad7397
一个 完美的 companion 至 比率计 相似物-至-数字的 转换器
此类 作 这 ad7896.
电源 供应
这 非常 低 电源 消耗量 的 这 ad7396/ad7397 是 一个
直接 结果 的 一个 电路 设计 optimizing 这 使用 的 一个 cbcmos
处理. 用 使用 这 低 电源 特性 的 cmos 为
这 逻辑, 和 这 低 噪音, tight 相一致 的 这 complemen-
tary 双极 晶体管, 极好的 相似物 精度 是 达到.
一个 有利因素 的 这 栏杆-至-栏杆 输出 放大器 使用 在 这
ad7396/ad7397 是 这 宽 范围 的 usable 供应 电压.
这 部分 是 全部地 指定 和 测试 为 运作 从 +2.7 v
至 +5.5 v.
电源 供应 bypassing 和 grounding
精确 相似物 产品 此类 作 这 ad7396/ad7397 需要
一个 好 filtered 电源 源. 自从 这 ad7396/ad7397 oper-
ates 从 一个 单独的 +3 v 至 +5 v 供应, 它 seems 便利的 至
simply tap 在 这 数字的 逻辑 电源 供应. unfortunately,
这 逻辑 供应 是 常常 一个 转变-模式 设计, 这个 发生
噪音 在 这 20 khz 至 1 mhz 范围. 在 增加, 快 逻辑 门
能 发生 glitches, hundred 的 millivolts 在 振幅, 预定的 至
线路 阻抗 和 电感. 这 电源 供应 噪音 gen-
erated 因此 意思 那 特定的 小心 必须 是 带去 至 使确信
那 这 固有的 精确 的 这 dac 是 maintained. 好的
engineering judgment 应当 是 exercised 当 寻址 这
电源 供应 grounding 和 bypassing 的 这 12-位 ad7396.
这 ad7396 应当 是 powered 直接地 从 这 系统 电源
供应. whether 或者 不 一个 独立的 电源 供应 查出 是 avail-
能 generous 供应 bypassing 将 减少 供应 线条-induced
errors. local 供应 bypassing consisting 的 一个 10
µ
f tantalum
electrolytic 在 并行的 和 一个 0.1
µ
f 陶瓷的 电容 是 recom-
mended 在 所有 产品 (图示 27).
AD7396
或者
AD7397
REF V
DD
DGND AGND
C
*
数据
CS
一个/
B
LDA
LDB
*
optional 外部
涉及 绕过
0.1
F 10
F
+
V
OUTA
V
OUTB
+2.7v 至 +5.5v
图示 27. 推荐 供应 bypassing
输入 逻辑 水平
所有 数字的 输入 是 保护 和 一个 齐纳-类型 静电释放 protec-
tion 结构 (图示 28) 那 准许 逻辑 输入 电压 至
超过 这 v
DD
供应 电压. 这个 特性 能 是 有用的 如果 这
用户 是 驱动 一个 或者 更多 的 这 数字的 输入 和 一个 5 v cmos
逻辑 输入-电压 水平的 当 运行 这 ad7396/ad7397
在 一个 +3 v 电源 供应. 如果 这个 模式 的 接口 是 使用, 制造
确信 那 这 v
OL
的 这 5 v cmos 满足 这 v
IL
输入 需要-
ment 的 这 ad7396/ad7397 运行 在 3 v. 看 图示 16
为 一个 图表 为 数字的 逻辑 输入 门槛 相比 运行 v
DD
供应 电压.
V
DD
逻辑
在
地
图示 28. 相等的 数字的 输入 静电释放 保护
在 顺序 至 降低 电源 消耗 从 输入-逻辑 水平
那 是 near 这 v
IH
和 v
IL
逻辑 输入 电压 规格, 一个
施密特 触发 设计 是 使用 那 降低 这 输入-缓存区
电流 消耗量 对照的 至 传统的 cmos 输入
stages. 图示 15 显示 一个 plot 的 incremental 输入 电压
相比 供应 电流 表明 那 negligible 电流 consump-
tion takes 放置 当 逻辑 水平 是 在 它们的 安静的 状态.
这 正常的 转型 电流 安静的 occurs 在 逻辑 transi-
tions. 一个 secondary 有利因素 的 这个 施密特 触发 是 这 前-
vention 的 false triggers 那 将 出现 和 慢 移动的 逻辑
transitions 当 一个 标准 cmos 逻辑 接口 或者 opto-
isolators 是 使用. 这 逻辑 输入 db11–db0, 一个/
B
CS
,
RS
,
SHDN
所有 包含 施密特 触发 电路.
数字的 接口
这 ad7396/ad7397 有 一个 翻倍-缓冲, 并行的-数据
输入. 一个 函数的 块 图解 的 这 数字的 部分 是 显示
在 图示 25, 当 表格 i 包含 这 真实 表格 为 这 逻辑
控制 输入. 这 碎片 选择 (
CS
) 和 一个/
B
管脚 控制 加载-
ing 的 数据 从 这 数据 输入 在 管脚 db11–db0 在 这
内部的 输入 寄存器. 这
CS
起作用的 低 输入 places 数据
在 这 解码 一个/
B
输入 寄存器. 当
CS
returns 至 逻辑
高 在里面 这 数据 建制-和-支撑 时间 规格 这 新
值 的 数据 在 这 输入 寄存器 将 是 latched. 看 真实
表格 为 完全 设置 的 情况. 新 数据 能 仅有的 是
transferred 至 这 相应的 dac 寄存器 当 它的 ldx 管脚
是 strobed 起作用的 低. 这 ldx 输入 是 水平的-敏感的 (dac
寄存器 是 transparent latches) 和 能 是 系 起作用的 低
: 点此下载
