首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:249862
 
资料名称:AD7706BRU
 
文件大小: 264.11K
   
说明
 
介绍:
3 V/5 V, 1 mW 2-/3-Channel 16-Bit, Sigma-Delta ADCs
 
 


: 点此下载
  浏览型号AD7706BRU的Datasheet PDF文件第5页
5
浏览型号AD7706BRU的Datasheet PDF文件第6页
6
浏览型号AD7706BRU的Datasheet PDF文件第7页
7
浏览型号AD7706BRU的Datasheet PDF文件第8页
8

9
浏览型号AD7706BRU的Datasheet PDF文件第10页
10
浏览型号AD7706BRU的Datasheet PDF文件第11页
11
浏览型号AD7706BRU的Datasheet PDF文件第12页
12
浏览型号AD7706BRU的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ad7705/ad7706
–9–rev. 一个
典型 效能 characteristics–
读 非.
32763
0 100
代号 读
32764
32765
32766
32767
32768
32769
32770
32771
200 300 400 500 600 700 800 900 1000
V
DD
= 5v
V
REF
= 2.5v
增益 = 128
50hz 更新 比率
T
一个
= +25
C
rms 噪音 = 600nv
图示 2. 典型 噪音 plot @ 增益 = 128 和 50 hz
更新 比率
频率 – mhz
0.4
I
DD
– 毫安
V
DD
= 3v
T
一个
= +25
C
1.2
1.0
0.8
0.6
0.4
0.2
0
0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6
缓冲 模式, 增益 = 128
unbuffered 模式, 增益 = 1
unbuffered 模式, 增益 = 128
缓冲 模式, 增益 = 1
图示 3. 典型 i
DD
vs. mclkin 频率 @ 3 v
增益
1
I
DD
– 毫安
V
DD
= 3v
外部 mclk
clkdis = 1
T
一个
= +25
C
1.0
0.8
0.6
0.4
0.2
0
0.1
0.3
0.5
0.7
0.9
2 4 8 16 32 64 128
缓冲 模式
f
CLK
= 5mhz,
clkdiv = 1
缓冲 模式
f
CLK
= 1mhz, clkdiv = 0
缓冲 模式
f
CLK
= 2.4576mhz, clkdiv = 0
unbuffered 模式
f
CLK
= 2.84mhz, clkdiv = 0
unbuffered 模式
f
CLK
= 1mhz,
clkdiv = 0
unbuffered 模式
f
CLK
= 5mhz, clkdiv = 1
图示 4. 典型 i
DD
vs. 增益 和 时钟 频率 @ 3 v
代号
32764
OCCURRENCE
400
0
32765 32766 32767 32768 32769 32770
300
200
100
图示 5. histogram 的 数据 在 图示 2
频率 – mhz
0.4
I
DD
– 毫安
V
DD
= 5v
T
一个
= +25
C
1.2
1.0
0.8
0.6
0.4
0.2
0
0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6
缓冲 模式, 增益 = 128
unbuffered 模式, 增益 = 1
unbuffered 模式, 增益 = 128
缓冲 模式, 增益 = 1
图示 6. 典型 i
DD
vs. mclkin 频率 @ 5 v
增益
1
I
DD
– 毫安
V
DD
= 5v
外部 mclk
clkdis = 1
T
一个
= +25
C
1.2
0.8
0.6
0.4
0.2
0
1.0
248163264128
缓冲 模式
f
CLK
= 5mhz,
clkdiv = 1
缓冲 模式
f
CLK
= 1mhz, clkdiv = 0
缓冲 模式
f
CLK
= 2.4576mhz, clkdiv = 0
unbuffered 模式
f
CLK
= 2.4576mhz, clkdiv = 0
unbuffered 模式
f
CLK
= 1mhz,
clkdiv = 0
unbuffered 模式
f
CLK
= 5mhz, clkdiv = 1
图示 7. 典型 i
DD
vs. 增益 和 时钟 频率 @ 5 v
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com