ad7730/ad7730l
–4–
rev. 一个
注释
11
温度 范围: –40
°
c 至 +85
°
c.
12
样本 测试 在 最初的 释放.
13
这 补偿 (或者 零) 号码 和 chp = 1 是 典型地 3
µ
v precalibration. 内部的 零-规模 校准 减少 这个 用 关于 1
µ
v. 补偿 号码 和 chp = 0 能 是 向上 至
1 mv precalibration. 内部的 零-规模 校准 减少 这个 至 2
µ
v 典型. 系统 零-规模 校准 减少 补偿 号码 和 chp = 1 和 chp = 0 至 这 顺序 的 这
噪音. 增益 errors 能 是 向上 至 3000 ppm precalibration 和 chp = 0 和 chp = 1. performing 内部的 全部-规模 calibrations 在 这 80 mv 范围 减少 这 增益 错误 至 较少 比
100 ppm 为 这 80 mv 和 40 mv 范围, 至 关于 250 ppm 为 这 20 mv 范围 和 至 关于 500 ppm 在 这 10 mv 范围. 系统 全部-规模 校准 减少 这个 至 这 顺序 的
这 噪音. 积极的 和 负的 全部-规模 errors 能 是 计算 从 这 补偿 和 增益 errors.
14
这些 号码 是 发生 在 生命 测试 的 这 部分.
15
积极的 全部-规模 错误 包含 补偿 errors (单极的 补偿 错误 或者 双极 零 错误) 和 应用 至 两个都 单极的 和 双极 输入 范围. 看 terminology.
16
recalibration 在 任何 温度 将 除去 这些 errors.
17
全部-规模 逐渐变化 包含 补偿 逐渐变化 (单极的 补偿 逐渐变化 或者 双极 零 逐渐变化) 和 应用 至 两个都 单极的 和 双极 输入 范围.
18
增益 错误 是 一个 measure 的 这 区别 在 这 量过的 和 这 完美的 span 在 任何 二 点 在 这 转移 函数. 这 二 点 使用 至 计算 这 增益
错误 是 积极的 全部 规模 和 负的 全部 规模. 看 terminology.
19
增益 错误 逐渐变化 是 一个 span 逐渐变化 和 是 effectively 这 逐渐变化 的 这 部分 如果 零-规模 calibrations 仅有的 是 执行.
10
非 missing 代号 效能 和 chp = 0 和 skip = 1 是 减少 在下 24 位 为 sf words 更小的 比 180 decimal.
11
这 相似物 输入 电压 范围 在 这 ain1(+) 和 ain2(+) 输入 是 给 here 和 遵守 至 这 电压 在 这 ain1(–) 和 ain2(–) 输入 respectively.
12
这 一般模式 电压 范围 在 这 输入 pairs 应用 提供 这 绝对 输入 电压 规格 是 obeyed.
13
这 一般模式 电压 范围 在 这 涉及 输入 一双 (ref 在(+) 和 ref 在(–)) 应用 提供 这 绝对 输入 电压 规格 是 obeyed.
14
这些 逻辑 输出 水平 应用 至 这 mclk 输出 输出 仅有的 当 它 是 承载 和 一个 单独的 cmos 加载.
15
V
DD
谈及 至 dv
DD
为 所有 逻辑 输出 expect d0, d1, acx 和
ACX
在哪里 它 谈及 至 av
DD
. 在 其它 words, 这 输出 逻辑 高 为 这些 四 输出 是 决定 用 av
DD
.
16
这个 号码 代表 这 总的 逐渐变化 的 这 频道 和 一个 零 输入 和 这 dac 输出 near 全部 规模.
17
之后 校准, 如果 这 输入 电压 超过 积极的 全部 规模, 这 转换器 将 输出 所有 1s. 如果 这 输入 是 较少 比 负的 全部 规模, 这 设备 输出 所有 0s.
18
这些 校准 和 span 限制 应用 提供 这 绝对 输入 电压 规格 是 obeyed. 这 补偿 校准 限制 应用 至 两个都 这 单极的 零 要点 和 这
双极 零 要点.
规格 主题 至 改变 没有 注意.
定时 特性
1, 2
限制 在 t
最小值
至 t
最大值
参数 (b 版本) 单位 情况/comments
主控 时钟 范围 1 mhz 最小值 为 指定 效能
5 mhz 最大值
t
1
50 ns 最小值
同步
Pulsewidth
t
2
50 ns 最小值
重置
Pulsewidth
读 运作
t
3
0 ns 最小值
RDY
至
CS
建制 时间
t
4
0 ns 最小值
CS
下落 边缘 至 sclk 起作用的 边缘 建制 时间
3
t
5
4
0 ns 最小值 sclk 起作用的 边缘 至 数据 有效的 延迟
3
60 ns 最大值 DV
DD
= +4.75 v 至 +5.25 v
80 ns 最大值 DV
DD
= +2.75 v 至 +3.3 v
t
5A
4, 5
0 ns 最小值
CS
下落 边缘 至 数据 有效的 延迟
60 ns 最大值 DV
DD
= +4.75 v 至 +5.25 v
80 ns 最大值 DV
DD
= +2.7 v 至 +3.3 v
t
6
100 ns 最小值 sclk 高 pulsewidth
t
7
100 ns 最小值 sclk 低 pulsewidth
t
8
0 ns 最小值
CS
rising 边缘 至 sclk inactive 边缘 支撑 时间
3
t
9
6
10 ns 最小值 总线 relinquish 时间 之后 sclk inactive 边缘
3
80 ns 最大值
t
10
100 ns 最大值 sclk 起作用的 边缘 至
RDY
高
3, 7
写 运作
t
11
0 ns 最小值
CS
下落 边缘 至 sclk 起作用的 边缘 建制 时间
3
t
12
30 ns 最小值 数据 有效的 至 sclk 边缘 建制 时间
t
13
25 ns 最小值 数据 有效的 至 sclk 边缘 支撑 时间
t
14
100 ns 最小值 sclk 高 pulsewidth
t
15
100 ns 最小值 sclk 低 pulsewidth
t
16
0 ns 最小值
CS
rising 边缘 至 sclk 边缘 支撑 时间
注释
1
样本 测试 在 最初的 释放 至 确保 遵从. 所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 dv
DD
) 和 安排时间 从 一个 电压 水平的 的 1.6 v.
2
看 计算数量 18 和 19.
3
sclk 起作用的 边缘 是 下落 边缘 的 sclk 和 pol = 1; sclk 起作用的 边缘 是 rising 边缘 的 sclk 和 pol = 0.
4
这些 号码 是 量过的 和 这 加载 电路 的 图示 1 和 定义 作 这 时间 必需的 为 这 输出 至 交叉 这 V
OL
或者 v
OH
限制.
5
这个 规格 仅有的 comes 在 播放 如果
CS
变得 低 当 sclk 是 低 (pol = 1) 或者 如果
CS
变得 低 当 sclk 是 高 (pol = 0). 它 是 primarily 必需的 为
接合 至 dsp machines.
6
这些 号码 是 获得 从 这 量过的 时间 带去 用 这 数据 输出 至 改变 0.5 v 当 承载 和 这 电路 的 图示 1. 这 量过的 号码 是 然后
extrapolated 后面的 至 除去 影响 的 charging 或者 discharging 这 50 pf 电容. 这个 意思 那 这 时间 quoted 在 这 定时 特性 是 这 真实 总线
relinquish 时间 的 这 部分 和 作 此类 是 独立 的 外部 总线 加载 capacitances.
7
RDY
returns 高 之后 这 第一 读 从 这 设备 之后 一个 输出 更新. 这 一样 数据 能 是 读 又一次, 如果 必需的, 当
RDY
是 高, 虽然 小心 应当
是 带去 那 subsequent 读 做 不 出现 关闭 至 这 next 输出 更新.
(av
DD
= +4.75 v 至 +5.25 v; dv
DD
= +2.7 v 至 +5.25 v;agnd = dgnd = 0 v; f
clk 在
= 4.9152 mhz;
输入 逻辑 0 = 0 v, 逻辑 1 = dv
DD
除非 否则 指出).
: 点此下载
