AD7730LBR_集成电路资料查询网

ad7730/ad7730l
–6–
rev. 一个
图示 2. 详细地 函数的 块 图解
sigma-
DELTA
MODULATOR
AD7730
6-位
DAC
串行 接口
和 控制 逻辑
寄存器 bank
时钟
一代
可编程序的
数字的
过滤
sigma-delta 一个/d 转换器
缓存区
PGA
AGND
AV
DD
VBIAS
ain1(+)
ain1(–)
ain2(+)/d1
ain2(–)/d0
ACX
ACX
备用物品
同步
mclk 在
mclk 输出
SCLK
CS
DIN
DOUT
重置
RDY
POL
DGNDAGND
AV
DD
DV
DD
ref 在(–)
ref 在(+)
MUX
涉及 发现
交流
EXCITATION
时钟
校准
微控制器
+
寄存器 bank
thirteen 寄存器 控制
所有 功能 在 这 部分 和
提供 状态 信息
和 转换 结果
看 页 11
备用物品 模式
这 备用物品 模式 减少
电源 消耗量 至 5

一个
看 页 33
时钟 振荡器
电路
这 时钟 源 为 这
部分 能 是 提供 用 一个
externally-应用 时钟 或者
用 连接 一个 结晶 或者
陶瓷的 共振器 横过
这 时钟 管脚
看 页 32
串行 接口
spi*-兼容 或者 dsp-
兼容 串行 接口
这个 能 是 运作 从
just 三 线. 所有
功能 在 这 部分
能 是 accessed 通过
这 串行 接口
看 页 35
补偿/tare dac
准许 一个 编写程序
电压 至 是 也 增加
或者 subtracted 从 这
相似物 输入 信号 在之前
它 是 应用 至 这 pga
看 页 24
输出 驱动器
这 第二 相似物 输入
频道 能 是
reconfigured 至 变为 二
输出 数字的 端口 线条
这个 能 是 编写程序
在 这 串行 接口
看 页 33
交流 excitation
为 交流-excited 桥
产品, 这 acx
输出 提供 信号
那 能 是 使用 至 转变
这 极性 的 这 桥
excitation 电压
看 页 41
相似物 多路调制器
一个 二-频道 差别的
多路调制器 switches 一个 的
这 二 差别的 输入
途径 至 这 缓存区
放大器. 这 多路调制器 是
控制 通过 这 串行
接口
看 页 24
sigma delta 模数转换器
这 sigma delta
architecture 确保 24 位
非 missing 代号. 这
全部 sigma delta. 模数转换器 能
是 斩碎 至 除去 逐渐变化
ERRORS
看 页
差别的
涉及
这 涉及 输入 至 这
部分 是 差别的 和
facilitates 比率计
运作. 这 涉及
电压 能 是 选择 至
是 nominally +2.5v 或者 +5v
看 页 25
可编程序的
数字的 过滤
二 平台 过滤 那
准许 程序编制 的
输出 更新 比率 和
安排好 时间 和 这个 有
一个 快 步伐 模式
(看 图示 3)
看 页 26
sigma-delta 模数转换器
这 sigma-delta
architecture 确保 24 位
非 missing 代号. 这
全部 sigma-delta 模数转换器 能
是 斩碎 至 除去 逐渐变化
ERRORS
看 页 26
可编程序的 增益
放大器
这 可编程序的 增益
放大器 准许 四
单极的 和 四 双极
输入 范围 从
+10mv 至 +80mv
看 页 24
缓存区 放大器
这 缓存区 放大器
presents 一个 高 阻抗
输入 平台 为 这 相似物
输入 准许 重大的
外部 源
阻抗
看 页 24
burnout 电流
二 100na burnout
电流 准许 这 用户
至 容易地 发现 如果 一个
transducer 有 burnt
输出 或者 gone 打开-电路
看 页 25
+/–
*spi 是 一个 商标 的 motorola
, 公司

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

ad7730/ad7730l –6– rev. 一个图示 2. 详细地函数的块图解 sigma- DELTA MODULATOR AD7730 6-位 DAC 串行接口和控制逻辑寄存器 bank 时钟一代可编程序的数字的过滤 sigma-delta 一个/d 转换器缓存区 PGA AGND AV DD VBIAS ain1(+) ain1(–) ain2(+)/d1 ain2(–)/d0 ACX ACX 备用物品同步 mclk 在 mclk 输出 SCLK CS DIN DOUT 重置 RDY POL DGNDAGND AV DD DV DD ref 在(–) ref 在(+) MUX 涉及发现交流 EXCITATION 时钟校准微控制器 + 寄存器 bank thirteen 寄存器控制所有功能在这部分和提供状态信息和转换结果看页 11 备用物品模式这备用物品模式减少电源消耗量至 5  一个看页 33 时钟振荡器电路这时钟源为这部分能是提供用一个 externally-应用时钟或者用连接一个结晶或者陶瓷的共振器横过这时钟管脚看页 32 串行接口 spi-兼容或者 dsp- 兼容串行接口这个能是运作从 just 三线. 所有功能在这部分能是 accessed 通过这串行接口看页 35 补偿/tare dac 准许一个编写程序电压至是也增加或者 subtracted 从这相似物输入信号在之前它是应用至这 pga 看页 24 输出驱动器这第二相似物输入频道能是 reconfigured 至变为二输出数字的端口线条这个能是编写程序在这串行接口看页 33 交流 excitation 为交流-excited 桥产品, 这 acx 输出提供信号那能是使用至转变这极性的这桥 excitation 电压看页 41 相似物多路调制器一个二-频道差别的多路调制器 switches 一个的这二差别的输入途径至这缓存区放大器. 这多路调制器是控制通过这串行接口看页 24 sigma delta 模数转换器这 sigma delta architecture 确保 24 位非 missing 代号. 这全部 sigma delta. 模数转换器能是斩碎至除去逐渐变化 ERRORS 看页差别的涉及这涉及输入至这部分是差别的和 facilitates 比率计运作. 这涉及电压能是选择至是 nominally +2.5v 或者 +5v 看页 25 可编程序的数字的过滤二平台过滤那准许程序编制的输出更新比率和安排好时间和这个有一个快步伐模式 (看图示 3) 看页 26 sigma-delta 模数转换器这 sigma-delta architecture 确保 24 位非 missing 代号. 这全部 sigma-delta 模数转换器能是斩碎至除去逐渐变化 ERRORS 看页 26 可编程序的增益放大器这可编程序的增益放大器准许四单极的和四双极输入范围从 +10mv 至 +80mv 看页 24 缓存区放大器这缓存区放大器 presents 一个高阻抗输入平台为这相似物输入准许重大的外部源阻抗看页 24 burnout 电流二 100na burnout 电流准许这用户至容易地发现如果一个 transducer 有 burnt 输出或者 gone 打开-电路看页 25 +/– spi 是一个商标的 motorola , 公司

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com