rev. c
–9–
至
输出
缓存区
CE
CS
r/
C
一个
0
12/
8
nybble 一个
使能
nybble b
使能
nybble c
使能
nybble = 0
使能
状态
clk en
高 如果 转换
在 progress
SAR
重置
eoc 12
eoc 8
开始 转变
S
R
Q
QB
读
值 的一个
0
在 last 转变 command
D
EN
D
EN
Q
R
S
Q
图示 9. 相等的 内部的 逻辑 电路系统
控制 逻辑
这 ad674b 和 ad774b 包含 在-碎片 逻辑 至 提供
转换 initiation 和 数据 读 行动 从 信号
commonly 有 在 微处理器 系统; 这个 内部的
逻辑 电路系统 是 显示 在 图示 9.
这 控制 信号 ce,
CS
, 和 r/
C
控制 这 运作 的
这 转换器. 这 状态 的 r/
C
当 ce 和
CS
是 两个都
asserted 确定 whether 一个 数据 读 (r/
C
= 1) 或者 一个 转变
(r/
C
= 0) 是 在 progress. 这 寄存器 控制 输入, 一个
0
和
12/
8
, 控制 转换 长度 和 数据 format. 如果 一个 转换
是 started 和 一个
0
低, 一个 全部 12-位 转换 循环 是 initiated.
如果 一个
0
是 高 在 一个 转变 开始, 一个 shorter 8-位 转换
循环 结果. 在 数据 读 行动, 一个
0
确定
whether 这 三-状态 缓存区 containing 这 8 msbs 的 这
转换 结果 (一个
0
= 0) 或者 这 4 lsbs (一个
0
= 1) 是 使能.
这 12/
8
管脚 确定 whether 这 输出 数据 是 至 是 orga-
nized 作 二 8-位 words (12/
8
系 至 数字的 一般)
或者 一个 单独的 12-位 文字 (12/
8
系 至 v
逻辑
). 在 这 8-位 模式,
这 字节 addressed 当 一个
0
是 高 包含 这 4 lsbs 从
这 转换 followed 用 四 trailing zeroes. 这个 organiza-
tion 准许 这 数据 线条 至 是 overlapped 为 直接 接口 至
8-位 buses 没有 这 需要 为 外部 三-状态 缓存区.
一个 输出 信号, sts, indicates 这 状态 的 这 转换器.
sts 变得 高 在 这 beginning 的 一个 转换 和 returns 低
当 这 转换 循环 是 完全.
表格 i. 真实 表格
CE
CS
r/
C
12/
8
一个
0
运作
0XXXXNone
X1 XXXNone
1 0 0 X 0 initiate 12-位 转换
1 0 0 X 1 initiate 8-位 转换
1011XEn能 12-位 并行的 输出
10100En能 8 大多数 重大的 位
10101En能 4 lsbs + 4 trailing zeroes
这 模数转换器 将 是 运作 在 一个 的 二 模式, 这全部-控制
模式 和 这 standalone 模式. 这 全部-控制 模式 使用 所有
这 控制 信号 和 是 有用的 在 系统 那 地址 decode
多样的 设备 在 一个 单独的 数据 总线. 这 standalone 模式 是
有用的 在 系统 和 专心致志的 输入 端口 有. 在 gen-
eral, 这 standalone 模式 是 有能力 的 issuing 开始-转变
commands 在 一个 更多 准确的 基准 和 因此 生产
高等级的 精度 结果. 这 下列的 sections describe 这些
二 模式 在 更多 detail.
全部-控制 模式
碎片 使能 (ce), 碎片 选择 (
CS
), 和 读/转变 (r/
C
)
是 使用 至 控制 转变 或者 读 模式 的 运作. 也
ce 或者
CS
将 是 使用 至 initiate 一个 转换. 这 状态 的 r/
C
当 ce 和
CS
是 两个都 asserted 确定 whether 一个 数据
读 (r/
C
= 1) 或者 一个 转变 (r/
C
= 0) 是 在 progress. r/
C
应当 是 低 在之前 两个都 ce 和
CS
是 asserted; 如果 r/
C
是
高, 一个 读 运作 将 短促地 出现, possibly
结果 在 系统 总线 contention.
ad674b/ad774b
: 点此下载
