–13–rev. d
AD7701
AGND
AD7701
AV
DD
V
REF
10k
Ω
10k
Ω
0.1
µ
F
0.1
µ
F
DV
DD
DGND
AV
SS
DV
SS
0.1
µ
F
REF
10V
±
1V
AD707
0.1
µ
F
图示 17. 单独的 供应 运作
睡眠 模式
这 低 电源 备用物品 模式 是 initiated 用 带去 这
睡眠
输入 低, 这个 shuts 向下 所有 相似物 和 数字的 电路 和
减少 电源 消耗量 至 10
µ
w. 这 校准 coeffi-
cients 是 安静的 retained 在 记忆, 但是 作 这 转换器 有 被
安静的, 它 是 需要 至 wait 为 这 过滤 安排好 时间
(507,904 循环) 在之前 accessing 这 输出 数据.
数字的 接口
这 ad7701’s 串行 communications 端口 准许 容易 inter-
facing 至 工业-标准 微处理器. 三 不同的
模式 的 行动 是 有, 优化 为 不同的 类型
的 接口.
同步的 自-clocking 模式 (ssc)
这 ssc 模式 (模式 管脚 高) 准许 容易 接合 至
串行-并行的 转换 电路 在 系统 和 并行的 数据
交流. 这个 模式 准许 接合 至 74xx299
普遍的 变换 寄存器 没有 任何 额外的 解码. 这
ssc 模式 能 也 是 使用 和 微处理器 此类 作 这
68hc11 和 68hc05, 这个 准许 一个 外部 设备 至 时钟
它们的 串行 端口.
图示 18 显示 这 定时 图解 为 这 ssc 模式. 数据 是
clocked 输出 用 一个 内部 发生 串行 时钟. 这 ad7701
divides 各自 抽样 间隔 在 十六 distinct 时期.
第八 时期 的 64 时钟 脉冲 是 为 相似物 安排好 和 第八
时期 的 64 时钟 脉冲 是 为 数字的 computation. 这
状态 的
CS
是 polled 在 这 beginning 的 各自 数字的 computation
时期. 如果 它 是 低 在 任何 的 这些 时间 然后 sclk 将 变为
起作用的 和 这 数据 文字 目前 在 这 输出 寄存器 将 是
transmitted, msb 第一. 之后 这 lsb 有 被 transmitted
DRDY
变得 高 和 sdata 变得 三-状态. 如果
CS
, having
被 brought 低, 是 带去 高 又一次 在 任何 时间 在 数据
传递, sdata 和 sclk 将 go 三-状态 之后 这
电流 位 finishes. 如果
CS
是 subsequently brought 低,
传递 将 重新开始 和 这 next 位 在 这 sub-
sequent 数字的 computation 时期. 如果 传递 有 不 被
initiated 和 完成 用 这 时间 这 next 数据 文字 是
有,
DRDY
将 go 高 为 四 时钟 循环 然后 低
又一次 作 这 新 文字 是 承载 在 这 输出 寄存器.
一个 更多 详细地 图解 的 这 数据 传递 在 这 ssc
模式 是 显示 在 图示 19. 数据 位 改变 在 这 下落
边缘 的 sclk 和 是 有效的 在 这 rising 边缘 的 sclk.
相似物 安排好 数字的 computation
sclk (o)
sdata (o)
hi-z
hi-z
hi-z
hi-z
MSB LSB
drdy (o)
数字的 computation
cs polled
cs (i)
内部的
状态
72 clkin 循环
64 clkin 循环
64 clkin 循环
1024 clkin 循环
图示 18. 定时 图解 为 ssc 数据 传递 模式
: 点此下载
