rev. 一个
–3–
AD7716
表格 i. 典型 usable 动态 范围, rms 噪音 和 过滤 安排好 时间 vs. 过滤 截止 频率
编写程序 截止 输出 更新 usable 动态 rms 噪音 过滤 安排好 时间 至 绝对 组
N 频率 (hz) 比率 (hz) 范围 (db) (
v)
0.0007% fs (ms) 延迟 (ms)
0 584 2232 99 21 1.35 0.675
1 292 1116 102 14 2.7 1.35
2 146 558 105 10 5.4 2.7
3 73 279 108 7 10.8 5.4
4 36.5 140 111 5 21.6 10.8
便条
usable 动态 范围 是 定义 作 这 比率 的 这 rms 全部-规模 读 (sine 波 输入) 至 这 rms 噪音 的 这 转换器.
控制 寄存器 定时 特性
1, 2
(av
DD
= dv
DD
= +5 V
5%; AV
SS
= –5 V
5%; agnd =
dgnd = 0 v; f
CLKIN
= 8 mhz; 输入 水平: 逻辑 0 = 0 v, 逻辑 1 = dv
DD
; 除非 否则 指出)
限制 在 t
最小值
, t
最大值
参数 (b 版本) 单位 情况/comments
t
1
1/f
CLKIN
ns 最小值 sclk 时期
t
2
77 ns 最小值 sclk 宽度
t
3
30 ns 最小值
TFS
建制 时间
t
4
20 ns 最小值 sdata 建制 时间
t
5
10 ns 最小值 sdata 支撑 时间
t
6
20 ns 最小值
TFS
支撑 时间
注释
1
样本 测试 在 +25
°
c 至 确保 遵从. 所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 5 v) 和 安排时间 从 一个 电压 水平的 的 1.6 v.
2
看 图示 2.
3
clkin 职责 循环 范围 是 40% 至 60%.
200
µ
一个
I
OH
+2.1v
至
输出
管脚
1.6ma
C
L
50pF
I
OL
图示 1. 加载 电路 为 进入 时间 和 总线 relinquish 时间
DB4
(db12)
DB3
(db11)
DB2
(db10)
DB1
(db9)
DB0
(db8)
DB5
(db13)
DB6
(db14)
DB7
(db15)
t
2
sclk (i)
sdata (i)
tfs (i)
t
2
t
5
t
4
t
3
t
6
t
1
图示 2. 控制 寄存器 定时 图解