rev. 一个
AD7716
–4–
限制 在 t
最小值
, t
最大值
参数 (b 版本) 单位 情况/comments
f
CLKIN
3, 4
400 khz 最小值 clkin 频率
8 mhz 最大值
t
r
5
40 ns 最大值 数字的 输出 上升 时间. 典型地 20 ns
t
f
5
40 ns 最大值 数字的 输出 下降 时间. 典型地 20 ns
t
7
1/f
CLKIN
ns 最小值 cascin 脉冲波 宽度
t
8
1/f
CLKIN
ns 最小值 cascin 至
DRDY
建制 时间
t
9
1/2f
CLKIN
+ 30 ns 最大值
DRDY
低 至 sclk 低 延迟
t
10
50 ns 最大值 clkin 高 至
DRDY
低, sclk 起作用的,
RFS
起作用的
t
11
40 ns 最大值 clkin 高 至 sclk 高 延迟
t
12
50 ns 最小值 sclk 宽度
t
13
1/f
CLKIN
ns sclk 时期
t
14
40 ns 最大值 sclk 高 至
RFS
高 延迟
t
15
1/f
CLKIN
ns
RFS
脉冲波 宽度
t
16
6
45 ns 最大值 sclk 高 至 sdata 有效的 延迟
t
17
7
1/2f
CLKIN
+ 50 ns 最大值 sclk 低 至 sdata 高 阻抗 延迟
1/2f
CLKIN
+ 10 ns 最小值
t
18
1/2f
CLKIN
+ 60 ns 最大值 clkin 高 至
DRDY
高 延迟
t
19
50 ns 最大值 clkin 高 至
RFS
高 阻抗, sclk 高 阻抗
20 ns 最小值
t
20
1/2f
CLKIN
+ 50 ns 最大值 sclk 低 至 cascout 高 延迟
t
21
2/f
CLKIN
ns cascout 脉冲波 宽度
注释
1
样本 测试 在 +25
°
c 至 确保 遵从. 所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 5 v) 和 安排时间 从 一个 电压 水平的 的 1.6 v.
2
看 计算数量 1 和 3.
3
clkin 职责 循环 范围 是 40% 至 60%.
4
这 ad7716 是 生产 测试 和 f
CLKIN
在 8 mhz 在 这 从动装置 模式. 它 是 有保证的 用 描绘 至 运作 在 400 khz 和 8 mhz 在 主控 模式.
5
指定 使用 10% 和 90% 点 在 波形 的 interest.
6
t
16
是 量过的 和 这 加载 电路 的 图示 1 和 定义 作 这 时间 必需的 为 一个 输出 至 交叉 0.8 v 或者 2.4 v.
7
t
17
是 获得 从 这 量过的 时间 带去 用 这 数据 输出 至 改变 0.5 v 当 承载 和 这 电路 的 图示 1. 这 量过的 号码 是 然后 extrapolated
后面的 至 除去 这 影响 的 charging 或者 discharging 这 100 pf 电容. 这个 意思 那 这 时间 quoted 在 这 定时 特性 是 这 真实 总线 relinquish
时间 的 这 部分 和 作 此类 是 独立 的 外部 总线 加载 capacitances.
主控 模式 定时 特性
1, 2
(av
DD
= dv
DD
= +5 V
5%; AV
SS
= –5 V
5%; agnd = dgnd = 0 v;
f
CLKIN
= 8 mhz; 输入 水平: 逻辑 0 = 0 v, 逻辑 1 = dv
DD
; 除非 否则 指出)
图示 3. 主控 模式 定时 图解
DB31
CH1
t
20
t
21
cascin (i)
sclk (o)
rfs (o)
sdata (o)
cascout (o)
t
17
t
8
t
7
t
18
t
19
t
9
t
11
t
10
t
12
t
13
t
12
t
19
t
15
t
14
t
16
DB30
CH1
DB29
CH1
DB25
CH1
DB24
CH1
DB23
CH1
DB2
CH4
DB1
CH4
DB0
CH4
clkin (i)
drdy (o)
: 点此下载
