首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:249951
 
资料名称:AD7713AN
 
文件大小: 516.01K
   
说明
 
介绍:
LC2MOS Loop-Powered Signal Conditioning ADC
 
 


: 点此下载
  浏览型号AD7713AN的Datasheet PDF文件第1页
1
浏览型号AD7713AN的Datasheet PDF文件第2页
2
浏览型号AD7713AN的Datasheet PDF文件第3页
3

4
浏览型号AD7713AN的Datasheet PDF文件第5页
5
浏览型号AD7713AN的Datasheet PDF文件第6页
6
浏览型号AD7713AN的Datasheet PDF文件第7页
7
浏览型号AD7713AN的Datasheet PDF文件第8页
8
浏览型号AD7713AN的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
参数 一个, s 版本
1
单位 情况/comments
电源 (所需的)东西
电源 供应 电压
AV
DD
电压 +5 至 +10 v nom
±
5% 为 指定 效能
DV
DD
电压
16
+5 v nom
±
5% 为 指定 效能
电源 供应 电流
AV
DD
电流 0.6 毫安 最大值 AV
DD
= +5 v
0.7 毫安 最大值 AV
DD
= +10 v
DV
DD
电流 0.5 毫安 最大值 f
clk 在
= 1 mhz. 数字的 输入 0 v 至 dv
DD
1 毫安 最大值 f
clk 在
= 2 mhz. 数字的 输入 0 v 至 dv
DD
电源 供应 拒绝
17
拒绝 w.r.t. agnd
(av
DD
和 dv
DD
) 看 便条 18 db 典型值
电源 消耗
正常的 模式 5.5 mw 最大值 AV
DD
= dv
DD
= +5 v, f
clk 在
= 1 mhz; 典型地 3.5 mw
备用物品 (电源-向下) 模式 300
µ
w 最大值 AV
DD
= dv
DD
= +5 v, 典型地 150
µ
W
注释
16
±
5% 容忍 在 这 dv
DD
输入 是 允许 提供 那 dv
DD
做 不 超过 av
DD
用 更多 比 0.3 v.
17
量过的 在 直流 和 应用 在 这 选择 passband. psrr 在 50 hz 将 超过 120 db 和 过滤 notches 的 2 hz, 5 hz, 10 hz, 25 hz 或者 50 hz. psrr 在 60 hz
将 超过 120 db 和 过滤 notches 的 2 hz, 6 hz, 10 hz, 30 hz 或者 60 hz.
18
psrr 取决于 在 增益: 增益 的 1 = 70 db 典型值; 增益 的 2 = 75 db 典型值; 增益 的 4 = 80 db 典型值; 增益 的 8 至 128 = 85 db 典型值
规格 主题 至 改变 没有 注意.
AD7713–SPECIFICATIONS
rev. c
–4–
定时 特性
1, 2
限制 在 t
最小值
, t
最大值
参数 (一个, s 版本) 单位 情况/comments
f
clk 在
3, 4
400 khz 最小值 主控 时钟 频率: 结晶 振荡器 或者
2 mhz 最大值 externally 有提供的 为 指定 效能
t
clk 在 lo
0.4
×
t
clk 在
ns 最小值 主控 时钟 输入 低 时间; t
clk 在
= 1/f
clk 在
t
clk 在 hi
0.4
×
t
clk 在
ns 最小值 主控 时钟 输入 高 时间
t
r
5
50 ns 最大值 数字的 输出 上升 时间; 典型地 20 ns
t
f
5
50 ns 最大值 数字的 输出 下降 时间; 典型地 20 ns
t
1
1000 ns 最小值
同步
脉冲波 宽度
自-clocking 模式
t
2
0 ns 最小值
DRDY
RFS
建制 时间
t
3
0 ns 最小值
DRDY
RFS
支撑 时间
t
4
2
×
t
clk 在
ns 最小值 a0 至
RFS
建制 时间
t
5
0 ns 最小值 a0 至
RFS
支撑 时间
t
6
4
×
t
clk 在
+ 20 ns 最大值
RFS
低 至 sclk 下落 边缘
t
7
6
4
×
t
clk 在
+20 ns 最大值 数据 进入 时间 (
RFS
低 至 数据 有效的)
t
8
6
t
clk 在
/2 ns 最小值 sclk 下落 边缘 至 数据 有效的 延迟
t
clk 在
/2
+ 30 ns 最大值
t
9
t
clk 在
/2 ns nom sclk 高 脉冲波 宽度
t
10
3
×
t
clk 在
/2 ns nom sclk 低 脉冲波 宽度
t
14
50 ns 最小值 a0 至
TFS
建制 时间
t
15
0 ns 最小值 a0 至
TFS
支撑 时间
t
16
4
×
t
clk 在
+ 20 ns 最大值
TFS
至 sclk 下落 边缘 延迟 时间
t
17
4
×
t
clk 在
ns 最小值
TFS
至 sclk 下落 边缘 支撑 时间
t
18
0 ns 最小值 数据 有效的 至 sclk 建制 时间
t
19
10 ns 最小值 数据 有效的 至 sclk 支撑 时间
(dv
DD
= +5 V
±
5%; av
DD
= +5 v 或者 +10 v
±
5%; agnd = dgnd = 0 v; f
CLKIN
=2 mhz;
输入 逻辑 0 = 0 v, 逻辑 1 = dv
DD
除非 否则 指出.)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com