AD7731
–7–rev. 0
FASTSTEP™
过滤
CHOP
相似物
输入
数字的
输出
缓存区
SKIP
输出
范围调整
22-tap
fir 过滤
这 相似物 输入 至 这 部分
能 是 斩碎. 在 chopping 模式,
这 输入 是 choppedand 这 输出 的
这 第一 平台 过滤 是 斩碎
removing errors 在 那 path.
这 default 情况 是
chopping 无能
这 第一 平台 的 这 数字的
过滤 在 这 部分 是 这
SINC
3
过滤. 这 输出 更新
比率 和 带宽 的 这个
过滤 能 是 编写程序. 在
skip 模式, 这 sinc
3
过滤 是
这 仅有的 过滤 执行
在 这 p3t.
在 skip 模式, 那里 是 非
第二 平台 的 过滤 在
这 部分. 这 sinc
3
过滤 是
这 仅有的 过滤 执行
在 这 部分. 这个 是 这
第二 平台 过滤
和 skip 无能, 这 正常的
运行 模式 的 这 第二 平台
的 这 数字的 过滤 在 这 部分 是
一个 fixed 22-tap fir 过滤. 在 skip 模式,
这个 fir 过滤 是 绕过. 当
FASTSTEP™
模式 是 使能 和 一个
步伐 输入 是 发现, 这 第二
平台 过滤 是 执行 用 这
快 步伐 过滤 直到 这 输出 的
这个 过滤 有 全部地 settled
这 输出 文字 从 这
数字的 过滤 是 scaled 用 这
校准 coefficients
在之前 正在 提供 作 这
转换 结果
当 faststep™ 模式 是
使能 和 一个 步伐 改变 在
这 输入 有 被 发现,
这 第二 平台 过滤 是
执行 用 这 faststep™
过滤 直到 这 fir 过滤 有
全部地 settled.
这 输出 的 这 第一 平台
的 过滤 在 这 部分 能
是 斩碎. 这 default
情况 是 chopping
无能
这 可编程序的 增益
能力 的 这 部分 是
组成公司的 周围 这
sigma delta modulator.这
modulator 提供 一个 高-
频率 1-位 数据 stream
至 这 数字的 过滤.
这 输入 信号 是 缓冲
在-碎片 在之前 正在 应用
至 这 抽样 电容 的
这 sigma delta modulator.
这个 isolates 这 抽样
电容 charging 电流
从 这 相似物 输入 管脚
pga &放大;
sigma-delta
MODULATOR
SINC
3
过滤
CHOP
输入 chopping
SINC
3
过滤 skip 模式 22-tap fir 过滤
输出 范围调整
FASTSTEP™
过滤
YY
输出 chopping
pga &放大; sigma-delta
MODULATOR
缓存区
看 页 25
看 页 25
看 页 25
看 页 26
看 页 29
看 页 28
看 页 25
看 页 24
看 页 23
图示 3. 信号 处理 chain
管脚 配置
SCLK
mclk 在
DGND
DV
DD
同步
NC
RDY
CS
mclk 输出
POL
DIN
DOUT
AGND
AV
DD
AIN5
AIN1
备用物品
14
1
2
24
23
5
6
7
20
19
18
3
4
22
21
817
916
10 15
11
顶 视图
(不 至 规模)
12 13
AD7731
重置
ref 在(–)
ref 在(+)
AIN2
ain3/d1
ain4/d0
AIN6
nc = 非 连接
管脚 函数 描述
管脚 管脚
非. Mnemonic 函数
1 SCLK 串行 时钟. 施密特-triggered 逻辑 输入. 一个 外部 串行 时钟 是 应用 至 这个 输入 至 转移
串行 数据 至 或者 从 这 ad7731. 这个 串行 时钟 能 是 一个 持续的 时钟 和 所有 数据 transmitted 在 一个
持续的 train 的 脉冲. alternatively, 它 能 是 一个 noncontinuous 时钟 和 这 信息 正在 trans-
mitted 至 或者 从 这 ad7731 在 小 batches 的 数据.
2 mclk 在 主控 时钟 信号 为 这 设备. 这个 能 是 提供 在 这 表格 的 一个 结晶/共振器 或者 外部 时钟.
一个 结晶/共振器 能 是 系 横过 这 mclk 在 和 mclk 输出 管脚. alternatively, 这 mclk 在
管脚 能 是 驱动 和 一个 cmos-兼容 时钟 和 mclk 输出 left unconnected. 这 部分 是 指定
和 一个 时钟 输入 频率 的 4.9152 mhz.