AD7942 初步的 技术的 数据
rev pr b | 页 6 的 28
−40°c 至 +85°c, vio = 2.3 v 至 4.5 v 或者 vdd + 0.3 v, whichever 是 这 lowest, 除非 否则 stated.
表格 5. vdd = 2.3v 至 4.5 v
1
标识 最小值 典型值 最大值 单位
转换 时间: cnv rising边缘 至 数据 有 t
CONV
0.7 3.2 µs
acquisition 时间 t
ACQ
1.8 µs
时间 在 conversions t
CYC
5 µs
cnv 脉冲波 宽度 (CS模式 )
t
CNVH
10 ns
sck 时期 (CS模式 )
t
SCK
25 ns
sck 时期 ( chain 模式 ) t
SCK
vio 在之上 3 v 29 ns
vio 在之上 2.7 v 35 ns
vio 在之上 2.3 v 40 ns
sck 低 时间 t
SCKL
12 ns
sck 高 时间 t
SCKH
12 ns
sck 下落 边缘 至 数据 仍然是 有效的 t
HSDO
5ns
sck 下落 边缘 至 数据 有效的 延迟 t
DSDO
vio 在之上 3 v 24 ns
vio 在之上 2.7 v 30 ns
vio 在之上 2.3 v 35 ns
cnv 或者 sdi 低 至 sdo d15 msb 有效的 (CS模式)
t
EN
vio 在之上 2.7 v 18 ns
vio 在之上 2.3 v 22 ns
cnv 或者 sdi 高 或者 last sck 下落 边缘 至 sdo 高 阻抗 (CS模式)
t
DIS
25 ns
sdi 有效的 建制 时间 从 cnv rising 边缘 (CS模式)
t
SSDICNV
30 ns
sdi 有效的 支撑 时间 从 cnv rising 边缘 (CS模式)
t
HSDICNV
0 ns
sck 有效的 建制 时间 从 cnvrising 边缘 (chain 模式) t
SSCKCNV
5 ns
sck 有效的 支撑 时间 从 cnvrising 边缘 (chain 模式) t
HSCKCNV
8 ns
sdi 有效的 建制 时间 从 sck下落 边缘 (chain 模式) t
SSDISCK
5 ns
sdi 有效的 支撑 时间 从 sck下落 边缘 (chain 模式) t
HSDISCK
4 ns
sdi 高 至 sdo 高 (chain模式 和 busy 指示信号) t
DSDOSDI
26 ns
1
看
error! 涉及 源 不 建立.
和
error! 涉及 源 不 建立.
为 加载 情况.
: 点此下载
