rev. 一个–4–
AD9744
(t
最小值
至 t
最大值
, avdd = 3.3 v, dvdd = 3.3 v, clkvdd = 3.3 v, i
OUTFS
= 20 毫安, 除非 否则 指出.)
数字的 规格
参数 最小值 典型值 最大值 单位
数字的 输入
1
逻辑 1 电压 2.1 3 V
逻辑 0 电压 0 0.9 V
逻辑 1 电流 –10 +10
m
一个
逻辑 0 电流 –10 +10
m
一个
输入 电容 5 pF
输入 建制 时间 (t
S
) 2.0 ns
输入 支撑 时间 (t
H
) 1.5 ns
获得 pulsewidth (t
LPW
) 1.5 ns
clk 输入
2
输入 电压 范围 0 3 V
一般模式 电压 0.75 1.5 2.25 V
差别的 电压 0.5 1.5 V
注释
1
包含 时钟 管脚 在 soic/tssop 包装 和 clk+ 管脚 在 lfcsp 包装 在 单独的-结束 时钟 输入 模式.
2
适用 至 clk+ 和 clk– 输入 当 配置 为 差别的 或者 pecl 时钟 输入 模式.
规格 主题 至 改变 没有 注意.
0.1%
0.1%
t
S
t
H
t
PD
t
ST
DB0–DB13
时钟
IOUTA
或者
IOUTB
t
LPW
图示 1. 定时 图解
: 点此下载
