ad9712b/ad9713b
rev. b
–5–
消逝 布局 和 metalization 信息
消逝 维度 . . . . . . . . . . . . . . . . . 220
×
196
×
15 (
±
2) 毫英寸
垫子 维度 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
×
4 毫英寸
Metalization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 铝
Backing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 毫无
基质 潜在的. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . –V
S
Passivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 渗氮
theory 和 产品
这 ad9712b 和 ad9713b 高 速 数字的-至-相似物
转换器 utilize 大多数 重大的 位(msb) 解码 和
segmentation 技巧 至 减少 glitch impulse 和 主要的-
tain 12-位 线性 没有 修整.
作 显示 在 这 函数的 块 图解, 这 设计 是 为基础
在 四 主要的 subsections: 这 解码器/驱动器 电路, 这
transparent latches, 这 转变 网络, 和 这 控制 am-
plifier. 一个 内部的 bandgap 涉及 是 也 包含 至 准许
运作 和 一个 最小 的 外部 组件.
数字的 输入/定时
这 ad9712b 雇用 单独的-结束 ecl-兼容 输入
为 数据 输入 d
1
–D
12
和 获得 使能. 这 内部的
ecl 中点 涉及 是 设计 至 相一致 10k ecl 设备
门槛. 在 这 ad9713b, 一个 ttl 翻译 是 增加 在 各自
输入; 和 这个 例外, 这 ad9712b 和 ad9713b 是
完全同样的.
在 这 解码器/驱动器 部分, 这 四 msbs (d
1
–D
4
) 是
解码 至 15 “thermometer code” 线条. 一个 equalizing 延迟 是
包含 为 这 第八 least 重大的 位 (lsbs) 和
获得 使能. 这个 延迟 降低 数据 skew, 和 数据
建制 和 支撑 时间 在 这 获得 输入; 这个 是 重要的 当
运行 这 latches 在 这 transparent 模式. 没有 这
延迟, skew 造成 用 这 解码 电路 将 降级
glitch impulse.
这 latches 运作 在 它们的 transparent 模式 当 获得
使能 (管脚 26) 是 在 逻辑 水平的 “0.” 这 latches 应当 是
使用 至 同步 数据 至 这 电流 switches 用 应用 一个
narrow 获得 使能 脉冲波 和 恰当的 数据 建制 和
支撑 时间 作 显示 在 这 定时 图解. 一个 外部 获得
在 各自 数据 输入, clocked 输出 的 阶段 和 这 获得 使能,
运作 这 ad9712b/ad9713b 在 一个 主控 从动装置 (边缘-
triggered) 模式. 这个 是 这 最佳的 方法 至 运作 这 dac
因为 数据 是 总是 稳固的 在 这 dac 输入. 一个 外部
获得 eases 定时 constraints 当 使用 这 转换器.
虽然 这 ad9712b/ad9713b 碎片 是 设计 至 提供
分开 从 数字的 输入 至 这 输出, 一些 连接 的
数字的 transitions 是 inevitable, 特别 和 ttl 或者 cmos
输入 应用 至 这 ad9713b. 数字的 feedthrough 能 是 re-
duced 用 forming 一个 低-通过 过滤 使用 一个 (200
Ω
) 序列 电阻
在 序列 和 这 电容 的 各自 数字的 输入; 这个 rolls 止
这 回转 比率 的 这 数字的 输入.
References
作 显示 在 这 函数的 块 图解, 这 内部的 bandgap
涉及, 控制 放大器, 和 涉及 输入 是 pinned 输出
为 最大 用户 flexibility 当 设置 这 涉及.
当 使用这 内部的 涉及, 涉及 输出 (管脚 20)
应当 是 连接 至 控制 放大 在 (管脚 19). con-
trol 放大 输出 (管脚 18) 应当 是 连接 至 谈及-
ence 在 (管脚 17) 通过 一个 20
Ω
电阻. 一个 0.1
µ
f 陶瓷的
电容 从 管脚 17 至 –v
S
(管脚 15) 改进 安排好 用
解耦 切换 噪音 从 这 电流 下沉 根基 线条. 一个
涉及 电流 cell 提供 反馈 至 这 控制 放大 用
sinking 电流 通过 r
设置
(管脚 24).
t
S
– 输入 建制 时间
t
LPW
– 获得 脉冲波 宽度
– 输出 传播 延迟
t
PD
t
H
– 输入 支撑 时间
t
ST
– 输出 安排好 时间
输出
错误
错误
带宽
t
PD
获得
使能
t
ST
t
LPW
t
S
t
H
有效的 数据
t
PD
数据 输入
输出
获得 使能
定时 图解
: 点此下载
