AD9833
–3–
rev prg
初步的 技术的数据
定时 特性
1
(v
DD
= +2.3 v 至 +5.5 v; agnd = dgnd = 0 v, 除非 否则 noted)
参数 限制 在 t
最小值
至 t
最大值
单位 测试 情况/comments
t
1
40 ns 最小值 mclk 时期
t
2
16 ns 最小值 mclk 高 持续时间
t
3
16 ns 最小值 mclk 低 持续时间
t
4
25 ns 最小值 sclk 时期
t
5
10 ns 最小值 sclk 高 持续时间
t
6
10 ns 最小值 sclk 低 持续时间
t
7
5 ns 最小值 FSYNC
至 sclk 下落 边缘 建制 时间
t
8
10 ns 最小值 fsync 至 sclk 支撑 时间
t
4
- 5 ns 最大值
t
9
5 ns 最小值 数据 建制 时间
t
10
3 ns 最小值 数据 支撑 时间
1
有保证的 用 设计, 不 生产 测试.
图示 2. 主控 时钟
图示 3. 串行 定时
MCLK
t
2
t
1
t
3
SCLK
FSYNC
SDATA
t
5
t
4
t
6
t
7
t
8
t
10
t
9
D15 D14 D2 D1 D0 D15 D14
图示 1. 测试 电路 和 这个 规格 是 测试.
VOUT
竞赛
12
AD9833
10-位 DAC
SIN
只读存储器
20pF
10nF
VDD
调整器
100nF
cap/2.5v
提醒
静电释放 (静电的 释放) 敏感的 设备. 静电的 charges 作 高 作 4000 v readily
accumulate 在 这 人 身体 和 测试 设备 和 能 释放 没有 发现.
虽然 这 ad9833 特性 专卖的 静电释放 保护 电路系统, 永久的 损坏 将
出现 在 设备 subjected 至 高 活力 静电的 discharges. 因此, 恰当的 静电释放
预防措施 是 推荐 至 避免 效能 降级 或者 丧失 的 符合实际.
: 点此下载
