rev. b
AD9884A
–12–
时钟 发生器 控制
0B 7–3 阶段 时钟 阶段 调整
一个 five-位 值 那adjusts 这 抽样 阶段 在 32 步伐 横过
一个 pixel 时间. 各自 步伐 代表 一个 11.25 程度 变换 在
抽样 阶段.
这 电源-向上 default 值 是 阶段 = 16.
0C 6–5 VCORNGE vco 范围 选择
二 位 那 establish 这 operating 范围 的 这 时钟 发生器.
VCORNGE 范围 (mhz)
00 20-60
01 50-90
10 80-120
11 110-140
vcornge 必须 是 设置 至 correspond 和 这 desired operat-
ing 频率 (新当选的 pixel 比率).
这 电源-向上 default 值 是 vcornge = 01.
0C 4–2 电流 承担 打气 电流
三 位 那 establish 这 电流 驱动 这 循环 过滤 在 这
时钟 发生器.
电流 电流 (
一个)
000 50
001 100
010 150
011 250
100 350
101 500
110 750
111 1500
电流 必须 是 设置 至 correspond 和 这 desired operat-
ing 频率 (新当选的 pixel 比率).
这 电源-向上 default 值 是 电流 = 001.
0D 4 OUTPHASE 输出 端口 阶段
一个 位 那 确定 whether 甚至 pixels 或者 odd pixels go 至
端口 一个.
OUTPHASE 第一 pixel 之后 hsync
0 端口 一个
1 端口 b
在 正常的 运作 (outphase = 0), 当 运行 在
双 频道 输出 模式 (demux = 1), 这 第一 样本
之后 这 hsync leading 边缘 是 提交 在 端口 一个. 每
subsequent odd 样本 呈现 在 端口 一个. 所有 甚至 样本
go 至 端口 b.
当 outphase = 1, 这些 端口 是 使反转 和 这 第一
样本 变得 至 端口 b.
当 demux = 0, 这个 位 是 ignored.
当 读 后面的 这 值 的 outphase, 这 位 呈现 在
寄存器 0d, 位 7.
0D 3–1 REVID 硅 修订 id
这 消逝 修订 的 这 ad9884a 能 是 决定 用 读
这些 三 位.
串行 控制 端口
一个 2-线 串行 控制 接口 是 提供. 向上 至 四 ad9884a
设备 将 是 连接 至 这 2-线 串行 接口, 和
各自 设备 having 一个 唯一的 地址.
这 2-线 接口 comprises 一个 时钟 (scl) 和 一个 bidirec-
tional 数据 (sda) 管脚. 这 相似物 flat 嵌板 接口 acts 作 一个
从动装置 为 接到 和 transmitting 数据 在 这 串行 接口.
当 这 串行 接口 是 不 起作用的, 这 逻辑 水平 在 scl
和 sda 是 牵引的 高 用 外部 拉-向上 电阻器.
数据 received 或者 transmitted 在 这 sda 线条 必须 是 稳固的 为
这 持续时间 的 这 积极的-going scl 脉冲波. 数据 在 sda
必须 改变 仅有的 当 scl 是 低. 如果 sda 改变 状态
当 scl 是 高, 这 串行 接口 interprets 那 action 作
一个 开始 或者 停止 sequence.
那里 是 六 组件 至 串行 总线 运作:
• 开始 信号
• 从动装置 地址 字节
• 根基 寄存器 地址 字节
• 数据 字节 至 读 或者 写
• 停止 信号
当 这 串行 接口 是 inactive (scl 和 sda 是 高)
communications 是 initiated 用 sending 一个 开始 信号. 这 开始
信号 是 一个 高-至-低 转变 在 sda 当 scl 是
高. 这个 信号 alerts 所有 slaved 设备 那 一个 数据 转移
sequence 是 coming.
这 第一 第八 位 的 数据 transferred 之后 一个 开始 信号 com-
prising 一个 七 位 从动装置 地址 (这 第一 七 位) 和 一个
单独的 r/
W
位 (这 eighth 位). 这 r/
W
位 indicates 这 direc-
tion 的 数据 转移, 读 从 (1) 或者 写 至 (0) 这 从动装置
设备. 如果 这 transmitted 从动装置 地址 matches 这 地址 的
这 设备 (设置 用 这 状态 的 这 sa
1-0
输入 管脚 在
表格 iv
),
这AD9884Aacknowledges 用 bringing sda 低 在 这
ninth scl 脉冲波. 如果 这 地址 做 不 相一致, 这 ad9884a
做 不 acknowledge.
表格 iv. 串行 端口 地址
位 7 位 6 位 5 位 4 位 3 位 2 位 1 位 0
一个
6
一个
5
一个
4
一个
3
一个
2
一个
1
一个
0
r/
W
(msb) (lsb)
1 001100
1 001101
1 001110
1 001111
数据 转移 通过 串行 接口
为 各自 字节 的 数据 读 或者 写, 这 msb 是 这 第一 位 的
这 sequence.
如果 这 ad9884a 做 不 acknowledge 这 主控 设备 在
一个 写 sequence, 这 sda 仍然是 高 所以 这 主控 能
发生 一个 停止 信号. 如果 这 主控 设备 做 不 acknowl-
边缘 这 ad9884a 在 一个 读 sequence, 这 ad9884a inter-
prets 这个 作 “end 的 数据.” 这 sda 仍然是 高 所以 这
主控 能 发生 一个 停止 信号.
: 点此下载
