rev. 一个
AD9882
–9–
管脚 描述 的 shared 管脚 在
相似物 和 数字的 接口
HSOUT horizontal 同步 输出
一个 reconstructed 和 阶段-排整齐 版本 的 这
video hsync. 这 极性 的 这个 输出 能 是
控制 通过 一个 串行 总线 位. 在 相似物 接口
模式, 这 placement 和 持续时间 是 能变的.
在 数字的 接口 模式, 这 placement 和
持续时间 是 设置 用 这 graphics 传输者.
VSOUT vertical 同步 输出
这 separated vsync 从 一个 composite 信号 或者
一个 直接 通过-通过 的 这 vsync 输入. 这
极性 的 这个 输出 能 是 控制 通过 一个
串行 总线 位. 这 placement 和 持续时间 在 所有
模式 是 设置 用 这 graphics 传输者.
串行 端口 (2-线)
SDA 串行 端口 数据 i/o
SCL 串行 端口 数据 时钟
A0 串行 端口 地址 输入
为 一个 全部 描述 的 这 2-线 串行 寄存器,
谈及 至 这 控制 端口 部分 在 2-线
串行 控制.
数据 输出
RED 数据 输出, red 频道
绿色 数据 输出, 绿色 频道
蓝 数据 输出, 蓝 频道
这 主要的 数据 输出. 位 7 是 这 msb. 这些
输出 是 shared 在 这 二 接口
和 behave 符合 至 这个 接口 是 交流tive.
谈及 至 这 sections 在 这 二 接口 为
更多 信息 在 如何 这些 输出 behave.
DATACK 数据 输出 时钟
just 像 这 数据 输出, 这 数据 时钟 输出
是 shared 在 这 二 接口. 它 behaves
differently 取决于 在 这个 接口 是 交流tive.
谈及 至 这 sections 在 这 二 接口 至
决定 如何 这个 管脚 behaves.
表格 ii. 相似物 接口 管脚 列表
管脚
管脚 类型 Mnemonic 函数 值 号码
相似物 video R
AIN
相似物 输入 为 转换器 r 0.0 v 至 1.0 v 70
输入 G
AIN
相似物 输入 为 转换器 g 0.0 v 至 1.0 v 65
B
AIN
相似物 输入 为 转换器 b 0.0 v 至 1.0 v 59
外部 HSYNC horizontal 同步 输入 3.3 v cmos 79
同步/时钟 VSYNC vertical 同步 输入 3.3 v cmos 80
SOGIN 同步-在-绿色 输入 0.0 v 至 1.0 v 64
同步 输出 HSOUT hsync 输出 (阶段-排整齐 和 datack) 3.3 v cmos 88
VSOUT vsync 输出 3.3 v cmos 87
SOGOUT composite 同步 3.3 v cmos 89
电压 REFBYPASS 内部的 涉及 绕过 1.25 v 73
涉及 MIDBYPASS 内部的 midscale 电压 绕过 74
clamp 电压
pll 过滤 FILT 连接 为 外部 过滤 组件 为 内部的 pll 48
电源 供应 V
D
主要的 电源 供应 3.15 v 至 3.45 v
PV
D
pll 电源 供应 (nominally 3.3 v) 3.15 v 至 3.45 v
V
DD
输出 电源 供应 2.2 v 至 3.6 v
地 地面 0 v
: 点此下载
